RISC-V软核+FPGA 航天军工产品设计新机遇

2019-03-22 12:22:39 来源:EETOP 翻译自 eletimes
RISC-V开放指令集可以帮助航空航天和国防设计人员通过优化指令集,为每个特定的应用程序提供最有效的实现,从而最大限度地降低功耗、BOM成本和电路板面积。

航空航天和国防设计领域极其广泛,包括手持、便携式、车载、海事、航空和航天等设备;用于战术或战略应用的有人操纵和无人操纵系统。航空航天和国防设计有许多共同之处,比如在关键任务期间对恶劣环境的高可靠性的需求,但每种类型的系统都有其独特的挑战。

设计人员可能需要应对便携式系统的严格功耗限制,或工作于高温环境,或无强制通风设备中对系统的严格热限制。终端设备可能受到极端的冲击或振动、极端温度、极端湿度,或极端的辐射量。

除了环境因素外,航空航天和国防系统的设计者还需要处理供应链的问题,比如愿意投入实现多种航空航天和国防系统所需的高水平认证资格的供应商越来越少。近年来,各种政府国防项目也开始越来越关注他们购买的系统中设计的组件和IP的可信度。

 

FPGA

FPGA为设计人员提供了灵活的逻辑集成平台,可用于整个航空航天和国防设计领域,解决了上述诸多挑战。许多国防系统依赖FPGA进行高速信号处理、硬件加速、I/O扩展和嵌入式处理。

FPGA中最灵活、适应性最强的嵌入式处理方法是使用软IP处理器内核。使用软IP核在FPGA中实现微处理器的优点是,与硬核处理器相比,它提供了高度的灵活性,而硬核处理器是永久配置的,无法由设计人员修改。

软IP处理器内核的另一个优点是处理器的硬件描述语言(HDL)代码的可用性,允许设计人员或其他第三方检查处理器IP,以确保其仅包含执行其预期功能所需的逻辑,做到不多也不少。这是用于诸如在商业航空应用中遇到的设计保证和某些国防应用中遇到的可信赖性的关键原则。

然而,这种灵活性带来了高昂的代价,因为大多数微处理器IP供应商为其HDL版本的处理器IP收取非常非常高的费用,而且几乎从不允许为了优化而修改IP。

RISC-V

新型RISC-V开放指令集体系结构(ISA)的出现给设计人员提供了更大的自由度来调整和优化微体系结构,使其最优地满足开发程序的需要。从而最佳地满足其开发计划的需求。它还允许设计人员对HDL代码进行全面检查,以确保设计的安全性和可靠性,从而避免了交付给IP供应商巨额费用。

RISC-V是一个开放式指令集,可在Berkeley Software Distribution(BSD)许可下使用。设计人员可以使用或创建任何实现RISC-V指令集的IP,不需要使用指令集的版税或许可证。指令集的标准扩展已被冻结,这意味着将来编写的软件将始终能够使用当前存在的这些标准化扩展。

由于指令集是开放的,并且还有大量的操作代码空间,设计人员可以选择扩展指令集以满足他们自己系统的确切需求,并使用他们自己的自定义指令。例如,如果在为特定应用程序创建的代码中经常出现特定的指令序列,则设计人员可以选择创建一个新的自定义指令来实现这些经常使用的序列。

设计人员可以为微处理器IP创建额外的逻辑,以便快速有效地实现新指令。这可以显着提高性能并减少可执行代码的代码空间。在RISC-V出现之前,对处理器软IP的这种修改仅适用于持有架构许可证的组织,而这些许可证通常非常昂贵。

许多国防项目都要求使用来自可信供应商的电子组件和嵌入式IP。但是很少有产品符合这一要求。具有可用于以HDL形式检查的IP,对于允许设计人员验证IP只包含实现所需功能的代码将非常有用。

对HDL代码的检查还可以帮助实现对安全关键应用软件IP的验证,如商用航空系统,该系统需要经过严格的适航认证程序。

结论

RISC-V可以通过优化指令集,为每个特定的应用程序提供最有效的实现,从而帮助军事和航空航天设计人员将功耗、BOM成本和电路板面积降到最低。

全部评论