IC Compiler II采用多项创新技术，使其适用于高性能、低功耗的ARM处理器物理实现，为移动应用带来多种性能、功耗选项。高新能library开发、高效的早期数据处理，以及根据data flow自动芯片布局原型设计，高度准确地制定初步设计决策。行业首款物理分析综合引擎、绕线层分配，以及时钟门控单元插入等创新优化技术引导物理设计工程师明确地向着频率目标前进，同时保持较低的总负时序裕量（TNS）影响。快速参数片上变量分析（POCV）、基于全局布线的净估算，以及量产标准的时延计算可确保实现最优关联，减少ECO工作量。最后，先进的逻辑重构、静态和动态总功耗优化，和数据路径和时钟路径的同时优化技术可以大大减少面积和功耗，同时确保时序收敛。
Synopsys设计群组营销副总裁Bijan Kiani表示：“自上市以来，IC Compiler II在客户中引起了巨大反响，并且已经在大量高级硅应用中实施了数千案例”。我们与ARM在ArtisanPhysical Libary和ARM POP IP方面的合作，同时ARM处理器能够确保我们共同客户能够实现最佳性能和良率，同时提高设计人员的工作效率，加快产品上市。”
可用性
面向采用领先的FinFET铸造工艺节点的IC Compiler II的Artisan物理IP和 ARM POP IP支持现已可用。如需了解更多信息，请联系您的ARM合作伙伴经理。
