AMD申请3D堆叠散热专利:妙用热电效应

2019-07-02 10:32:53 来源:太平洋电脑网
随着2D平面半导体技术渐入瓶颈,2.5D、3D立体封装普遍被视为未来大趋势,AMD Fiji/Vega GPU核心与HBM显存、Intel Foveros全新封装、3D NAND闪存等等莫不如此。

但随着堆叠元器件的增多,集中的热量如何有效散出去也成了大问题,AMD就悄然申请了一项非常巧妙的专利设计。

AMD Fiji GPU与HBM显存

Intel Foveros立体封装


根据专利描述, AMD计划在3D堆栈的内存或逻辑芯片中间插入一个热电效应散热模块(TEC),原理是利用帕尔贴效应(Peltier Effect)。
 

它也被称作热电第二效应、温差电效应。由N型、P型半导体材料组成一对热电偶,通入直流电流后,因电流方向不同,电偶结点处将产生吸热和放热现象。
 

按照AMD的描述, 利用帕尔贴效应,位于热电偶上方和下方的上下内存/逻辑芯片,不管哪一个温度更高,都可以利用热电偶将热量吸走,转向温度更低的一侧,进而排走。
 


不过也有不少问题AMD没有解释清楚,比如会不会导致上下的元器件温度都比较高?热电偶本身也会耗电发热又如何处理?
 

但总的来说,AMD的这个思路非常新奇巧妙,未来或许会有很光明的前景。
 




免责声明:本文由作者原创。文章内容系作者个人观点,转载目的在于传递更多信息,并不代表EETOP赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请及时联系我们,我们将在第一时间删除!
  1. EETOP 官方微信

  2. 创芯大讲堂 在线教育

  3. 创芯老字号 半导体快讯

相关文章

全部评论

  • 最新资讯
  • 最热资讯
@2003-2024 EETOP
×