TSMC 40nm 工艺下超过 2.4GHz 的 ASIC CPU 性能

2010-10-11 19:19:18 来源:本站原创

为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领导厂商美普思科技公司(MIPS Technologies, Inc., 纳斯达克代码:MIPS)携手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型条件下超过 2.4GHz 的高性能 ASIC 处理器。这一针对台积电参考流程签核条件时序收敛评估的成果,将成为有史以来最高频率的 ASIC 处理器之一,彰显了公司构建基于高性能处理器系统的业界领先技术。这种高性能 ASIC 处理器是 65nm 的后续测试芯片,1.1GHz 的测试芯片是去年年底由 Open-Silicon 和MIPS 科技公司携手推出的。

该器件内置了MIPS32TM 74Kf™ 处理器内核,它是一款采用高性能集成浮点单元(FPU)、DSP 扩展、32K L1 指令及 32K L1 数据缓存和片上 8K PDtrace™ 内存缓冲器的超标量、无序 (Out of Order, OoO)CPU。MIPS32 74KTM 内核是一款有 15 级流水线的完全可合成、可授权 IP 内核,可实现最高频率,并广泛应用于高端数字消费设备、机顶盒和家庭网络解决方案。与前一代 65nm 设计相同,RTL 设计是由 MIPS 完成,采用 Dolphin 存储器,部署是由 Open-Silicon 完成的。台积电采用 CyberShuttleTM 原型方案构建了制造设备。

为了最大限度提高性能,Open-Silicon 采用其 CoreMAXTM 技术扩展了特定设计库。为了实现该设计,Open-Silicon 创建了159 个新的 LVt 单元、147 个 RVt 和 147 个 HVt 单元,专门优化 MIPS 74Kf 内核和 FPU 内的关键路径。其他先进的物理设计技术包括 Open-Silicon 经验丰富的处理器布局、采用有用偏移(useful skew)的时钟树合成和时序驱动布局优化。Cadence® EDA 布局工具被用来实现物理设计。

Open-Silicon 的总裁兼首席执行官 Naveed Sherwani 博士表示:“Open-Silicon、MIPS 科技公司和 Dolphin Technology 合作开发了目前为止最快的 ASIC 处理器,彰显了我们的联合设计能力和模型优势。处理器性能优化是新一代衍生 SoC 和 ASIC 的重要要求。我们将继续投资于我们包括 MAX 技术的处理器设计能力,为我们的客户提供最佳的定制芯片。”

MIPS 科技公司总裁兼首席执行官 Sandeep Vij 表示:“我们广泛授权的应用于数字家庭、宽带和无线网络市场的 74K 内核提供了唯一具有 15 级流水线的可授权 CPU IP 内核,并提供了我们目前的产品组合中最高的单核性能。74K 内核是在 40nm 测试芯片上展现最高端性能的理想选择。我们非常高兴在 MIPS 科技公司、Open-Silicon 和 Dolphin 的共同努力下,实现了超过 2.4 GHz 的性能。我们相信这一设计成果在 40nm 甚至 28nm 工艺的其他 IP 上也具有频率优势。”

Dolphin Technology 的首席执行官 Mo Tamjidi 表示:“Dolphin Technology 十六 年多来一直是硅 IP 的领先供应商,一直致力于帮助我们的合作伙伴和客户实现甚至超越他们的设计目标。在 40nm 工艺下实现超过 2.4 GHz 的性能彰显了Dolphin、MIPS 和 Open-Silicon 团队丰富的经验。”

  1. EETOP 官方微信

  2. 创芯大讲堂 在线教育

  3. 创芯老字号 半导体快讯

相关文章

全部评论

  • 最新资讯
  • 最热资讯
@2003-2022 EETOP

京ICP备10050787号   京公网安备:11010502037710