Xe GPU架构是一个非常灵活、扩展性极强的统一架构，并针对性地划分成多个微架构，从而可用于几乎所有计算、图形领域，包括百亿亿次高性能计算、深度学习与训练、云服务、多媒体编辑、工作站、游戏、轻薄笔记本、便携设备等等。
具体到HPC用的Xe架构上，它的EU单元可以大幅扩充到1000个，而且每个单元都是全新设计的，FP64双精度浮点计算能力是现在的40倍。
Xe HPC架构中，EU单元对外通过XEMF(Xe Memory Fabric)总线连接HBM高带宽显存，同时集成大容量的一致性缓存“Rambo”，CPU和GPU均可访问，并借此将多个GPU连接在一起，提供极致的显存带宽和FP64浮点性能，且支持显存/缓存ECC纠错、至强级RAS。
封装方面，EMIB用于连接GPU与HBM，Foveros则用于互连Rambo缓存，由多个GPU在同一中介层上共享。二者都会大大提升带宽效率和密度。
在发布会现场，Intel的PPT中没能清楚地展示出Ponte Vecchio GPU的内部构造，今天Intel首席架构师、主管高性能GPU项目的副总裁Raja Koduri放出了Ponte Vecchio芯片的内部结构图，可以看到左右两侧各有8组Xe计算核心，目前只知道是7nm工艺制造的，里面的具体信息还缺公布。
在Xe计算核心之外，四周还有Rambo Cache缓存及HBM显存，辅以Intel为百亿亿次计算开发的CXL总线、XEMF总线，还有EMIB、Foveros封装等技术，Ponte Vecchio GPU的技术含量实在是高。
免责声明：本文由作者原创。文章内容系作者个人观点，转载目的在于传递更多信息，并不代表EETOP赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题，请及时联系我们，我们将在第一时间删除！
