独家首发!依托Cadence Virtuoso 617的《CMOS模拟集成电路版图设计:基础、方法与验证 》重磅开售!

2021-11-26 13:12:47 来源:EETOP
◆编辑推荐◆

本书依托版图设计工具Cadence Virtuoso 617和物理验证工具SIEMENS Calibre,从模拟集成电路版图的基本概念、方法入手,包含多个典型模拟集成电路版图的设计实例,向读者介绍模拟集成电路版图设计的理论基础和实用设计方法,以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。

 

独家首发,7折优惠中!

扫描下方二维码直接购买

 

image.png

 

或点击链接:https://j.youzan.com/LA6uPB   购买

 

图书简介
本书聚焦CMOS模拟集成电路版图设计领域,从版图的基本概念、设计方法和EDA工具入手,循序渐进地介绍了CMOS模拟集成电路版图规划、布局、设计到验证的全流程。
详尽地介绍了目前主流使用的模拟集成电路版图设计和验证工具——Cadence Virtuoso 617与SIEMENS Calibre。
同时展示了运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等典型模拟集成电路版图的设计实例,并对LVS验证中的典型案例进行了归纳和总结。
 本书内容由浅入深,使读者深刻了解CMOS模拟集成电路版图设计和验证的规则、流程和基本方法。 
对于进行CMOS模拟集成电路学习的本科生、研究生,以及这个领域的工程师,都会有一定的帮助。

 

◆ 目录◆

 

前言

第1章先进集成电路器件


 1.1概述1
 1.2平面全耗尽绝缘衬底上硅FD-SOI)MOSFET4
 1.2.1采用薄氧化埋层的原因5
 1.2.2超薄体中的二维效应8
 1.3 FinFET 11
 1.3.1三栅以及双栅FinFET12
 1.3.2实际中的结构选择19
 1.4基于gm/ID的设计方法20
 1.4.1模拟集成电路的层次化设计20
 1.4.2gm/ID设计方法所处的地位21
 1.4.3gm/ID设计方法的优势22
 1.4.4基于Vov的设计方法23
 1.4.5gm/ID设计方法详述27
 1.4.6基于gm/ID的设计实例31


第2章CMOS模拟集成电路版图基础

 2.1CMOS模拟集成电路设计流程33

 2.2CMOS模拟集成电路版图定义36
 2.3CMOS模拟集成电路版图设计流程37
 2.3.1版图规划38
 2.3.2版图设计实现39
 2.3.3版图验证40
 2.3.4版图完成41
 2.4版图设计通用规则42
 2.5版图布局44
 2.5.1对称约束下的晶体管级布局45
 2.5.2版图约束下的层次化布局46
 2.6版图布线50
 2.7CMOS模拟集成电路版图匹配设计54
 2.7.1CMOS工艺失配机理54
 2.7.2元器件版图匹配设计规则56

 

第3章Cadence Virtuoso 617版图设计工具

 3.1Cadence Virtuoso 617界面介绍59
 3.1.1Cadence Virtuoso 617 CIW界面介绍60
 3.1.2Cadence Virtuoso 617 LibraryManager界面介绍66
 3.1.3Cadence Virtuoso 617 LibraryPath Editor操作介绍85
 3.1.4Cadence Virtuoso 617 LayoutEditor界面介绍96
 3.2Virtuoso 基本操作124
 3.2.1创建圆形124
 3.2.2创建矩形125
 3.2.3创建路径126
 3.2.4创建标识名127
 3.2.5调用器件和阵列128
 3.2.6创建接触孔和通孔130
 3.2.7创建环形图形131
 3.2.8移动命令132
 3.2.9复制命令133
 3.2.10拉伸命令134
 3.2.11删除命令135
 3.2.12合并命令135
 3.2.13改变层次关系命令136
 3.2.14切割命令138
 3.2.15旋转命令139
 3.2.16属性命令140
 3.2.17分离命令141
 3.2.18改变形状命令142
 3.2.19版图层扩缩命令143


 第4章SIEMENS Calibre版图验证工具

 4.1SIEMENS Calibre版图验证工具简介145
 4.2SIEMENS Calibre版图验证工具调用145
 4.2.1采用Virtuoso Layout Editor内嵌方式启动146
 4.2.2采用Calibre图形界面启动147
 4.2.3采用Calibre View查看器启动149
 4.3SIEMENS Calibre DRC验证151
 4.3.1Calibre DRC验证简介151
 4.3.2Calibre nmDRC界面介绍153
 4.3.3Calibre nmDRC验证流程举例159
 4.4SIEMENS Calibre nmLVS验证170
 4.4.1Calibre nmLVS验证简介170
 4.4.2Calibre nmLVS界面介绍170
 4.4.3Calibre nmLVS验证流程举例183
 4.5SIEMENS Calibre寄生参数提取(PEX)194
 4.5.1Calibre PEX验证简介194
 4.5.2Calibre PEX界面介绍194
 4.5.3Calibre PEX流程举例204


第5章Calibre验证文件

 5.1Virtuoso Techfile214
 5.1.1Virtuoso Techfile内容214
 5.1.2修改示例215
 5.2Virtuoso Layer Map217
 5.2.1Virtuoso Layer Map内容217
 5.2.2示例:Virtuoso Layer Map修改方法218
 5.3Virtuoso Symbol CDF218
 5.3.1Virtuoso Symbol CDF内容219
 5.3.2示例:Virtuoso参数修改方法219
 5.4SVRF语言221
 5.4.1SVRF基本符号使用222
 5.4.2SVRF基本math function222
 5.4.3SVRF基本格式222
 5.4.4Layer Operations运算输出224
 5.5DRC rule225
 5.5.1DRC rule内容225
 5.5.2DRC rule主要operation226
 5.5.3DRC rule验证方法227
 5.5.4修改示例227
 5.6LVS(PEX)规则230
 5.6.1LVS rule内容230
 5.6.2LVS rule器件定义231
 5.6.3LVS rule验证方法232
 5.6.4示例:pdio18e2r LVS rule添加方法232


第6章CMOS模拟集成电路版图设计与验证流程

 6.1设计环境准备234
 6.2单级跨导放大器电路的建立和前仿真240
 6.3跨导放大器版图设计251
 6.4跨导放大器版图验证与参数提取262
 6.5跨导放大器电路后仿真279
 6.6输入输出单元环设计285
 6.7主体电路版图与输入输出单元环的连接293
 6.8导出GDSII文件298


第7章运算放大器的版图设计

 7.1运算放大器基础301
 7.2运算放大器的基本特性和分类302
 7.2.1运算放大器的基本特性302
 7.2.2运算放大器的性能参数303
 7.2.3运算放大器的分类307
 7.3单级折叠共源共栅运算放大器的版图设计312
 7.4两级全差分密勒补偿运算放大器的版图设计317
 7.5电容—电压转换电路版图设计322

 

第8章带隙基准源与低压差线性稳压器的版图设计

 8.1带隙基准源的版图设计329
 8.1.1带隙基准源基本原理329
 8.1.2带隙基准源版图设计实例335
 8.2低压差线性稳压器的版图设计339
 8.2.1低压差线性稳压器的基本原理340
 8.2.2低压差线性稳压器版图设计实例342


第9章模/数转换器的版图设计

 9.1性能参数347
 9.1.1静态参数348
 9.1.2动态特性351
 9.1.3功耗指标353
 9.1.4抖动353
 9.2模/数转换器的结构及版图设计354
 9.2.1快闪型模/数转换器(Flash ADC)354
 9.2.2快闪型模/数转换器版图设计357
 9.2.3流水线模/数转换器基础(Pipelined ADC)363
 9.2.4流水线模/数转换器版图设计371
 9.2.5逐次逼近模/数转换器(Successive ApproximationADC)373
 9.2.6逐次逼近模/数转换器版图设计377
 9.2.7Sigma-Delta模/数转换器381
 9.2.8Sigma-Delta调制器版图设计398


第10章Calibre LVS常见错误解析

 10.1LVS错误对话框(RVE对话框)400
 10.2误连接408
 10.3短路410
 10.4断路411
 10.5违反工艺原理412
 10.6漏标416
 10.7元件参数错误417 

 

 

◆ 前言:

进入21世纪以来,互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺仍是模拟、逻辑集成电路的主流工艺,并突破摩尔定律,向着纳米级继续发展。作为集成电路最为经典的设计形式,CMOS模拟电路在当今快速发展的技术革新中依然占据着不可动摇的地位。

 

而其中的模拟集成电路版图设计与验证,又是从电路设计到物理实现的关键环节。与数字集成电路版图的设计主要依据工具实现不同,模拟集成电路版图的设计主要依靠设计者手动实现,设计者的技术水平和产业经验都是决定一款芯片成败的关键因素。

 

因此本书依托版图设计工具Cadence Virtuoso 617和物理验证工具SIEMENS Calibre,从模拟集成电路版图的基本概念、方法入手,通过运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等典型模拟集成电路版图的设计实例,向读者介绍模拟集成电路版图设计的理论基础和实用设计方法,以供从事CMOS模拟集成电路版图设计的读者参考讨论之用。

 

本书内容详尽丰富,具有较强的理论性和实践性,主要分为4部分,共10章内容。

 

第1章首先介绍目前快速发展的先进集成电路器件的理论知识,包括纳米级FinFET(鳍式场效应晶体管)和FD-SOI(平面全耗尽绝缘衬底上硅)MOSFET的特点和物理特性。同时对模拟集成电路中的gm/ID设计方法进行详细分析。

 

第2章重点讨论CMOS模拟集成电路设计的基本流程、版图定义,之后分小节讨论CMOS模拟集成电路版图的概念、设计和验证流程、布局和布线准则,以及通用的设计规则。

 

第3~6章分章节详细介绍了版图设计工具Cadence  Virtuoso 617、物理验证工具SIEMENS Calibre、DRC/LVS规则定义、修改法则,以及完整的CMOS模拟集成电路版图设计、验证流程。

 

第7~9章,介绍运算放大器、带隙基准源、低压差线性稳压器、模/数转换器等基本模拟电路版图规划、布局以及设计的基本方法。

 

第10章对SIEMENS Calibre中LVS验证的常见问题进行了归纳和总结,希望帮助读者快速掌握版图验证的基本分析技巧。

 

本书由厦门理工学院微电子学院陈铖颖老师主持编写,中国电子科技集团公司第四十七研究所高级工程师范军和辽宁大学物理学院尹飞飞老师、北京中电华大电子设计有限责任公司工程师王鑫一同参与编写。

 

其中,陈铖颖编写了第1、2、6、7、8、10章,范军编写了第3、4章,尹飞飞编写了第9章,王鑫编写了第5章。另外,厦门理工学院微电子学院左石凯、蔡艺军、黄新栋、林峰诸位老师在查找资料、文档整理、文稿审校方面付出的辛勤劳动,正是有了大家的共同努力,才使本书得以顺利完成.

 

在此向各位表示感谢。本书受到国家自然科学基金项目(61704143)、厦门市青年创新基金项目(3502Z20206074)、福建省教育科学“十三五”规划课题(FJJKCG20-011)、福建省新工科研究与改革实践项目的资助。由于本书涉及器件、电路、版图设计等多个方面,以及受时间和编者水平限制,书中难免存在不足和局限,恳请读者批评指正。

 
 编者2021年6月


  1. EETOP 官方微信

  2. 创芯大讲堂 在线教育

  3. 创芯老字号 半导体快讯

相关文章

全部评论

  • 最新资讯
  • 最热资讯
@2003-2022 EETOP

京ICP备10050787号   京公网安备:11010502037710