据清华大学公众号10月9日消息，近期，清华大学集成电路学院教授吴华强、副教授高滨基于存算一体计算范式，研制出全球首颗全系统集成的、支持高效片上学习（机器学习能在硬件端直接完成）的忆阻器存算一体芯片，在支持片上学习的忆阻器存算一体芯片领域取得重大突破，有望促进人工智能、自动驾驶可穿戴设备等领域的发展。该研究成果日前发表在《科学》上。
以下内容整理自清华大学公众号：
突破从0到1 存算一体开启智算时代
记忆电阻器（Memristor），是继电阻、电容、电感之后的第四种电路基本元件。它可以在断电之后，仍能“记忆”通过的电荷，被当做新型纳米电子突触器件。
自1946年以来，“计算机之父”冯·诺依曼提出并定义了计算机架构，该架构使用二进制编码，并由存储器和处理器分别执行数据存储和计算。
然而，随着人工智能和其他应用对数据存储和计算需求的不断增长，数据来回“搬运”处理时间长、功耗大，甚至可能导致“交通堵塞”。
2012年，钱鹤和吴华强团队开始研究使用忆阻器进行存储。由于当时忆阻器的材料器件优化和集成工艺尚不成熟，该团队只能自行在实验室中进行探索。他们经历了多次失败的实验，逐渐提高了器件的一致性和良率。
两年后，清华大学与中科院微电子所、北京大学等机构合作，优化了忆阻器的器件工艺，制备出了高性能的忆阻器阵列，为我国率先实现大规模集成忆阻器阵列奠定了重要基础。
在2020年，钱鹤和吴华强团队基于多个忆阻器阵列，构建了一个全硬件构成的完整存算一体系统。在这个系统中，他们高效地运行了卷积神经网络算法，并成功地验证了图像识别功能。与图形处理器芯片相比，这个系统的能效高出了两个数量级，大幅度提升了计算设备的算力，实现了以更低的功耗和硬件成本完成复杂的计算。
存算一体架构的工作原理类似于“在家办公”的新型工作模式。它彻底消除了数据传输的能量消耗，避免了时间延迟，并大大节约了办公场所的运营成本。在边缘计算和云计算中，这种架构具有广泛的应用前景。
多个忆阻器阵列芯片协同工作示意图
存算一体系统架构
跨越从1到75 边缘学习加速应用探索
十年磨一剑，钱鹤、吴华强带领团队创新设计出适用于忆阻器存算一体的高效片上学习的新型通用算法和架构（STELLAR），研制出全球首颗全系统集成的、支持高效片上学习的忆阻器存算一体芯片。
相同任务下，该芯片实现片上学习的能耗仅为先进工艺下专用集成电路（ASIC）系统的1/35，同时有望实现75倍的能效提升。
基于忆阻器存算一体
实现高效片上学习的通用算法和架构
利用神经启发的忆阻器芯片进行边缘学习
小车自动追踪控制的增量学习演示
“存算一体片上学习在实现更低延迟和更小能耗的同时，能够有效保护用户隐私和数据。”博士后姚鹏介绍，该芯片参照仿生类脑处理方式，可实现不同任务的快速“片上训练”与“片上识别”，能够有效完成边缘计算场景下的增量学习任务，以极低的耗电适应新场景、学习新知识，以满足用户的个性化需求。
比如，有些人习惯在数字“7”的中间加一短横。一开始，智能芯片并不认识这个符号，然而训练了两三个这样书写的“7”后，它就能准确将其识别为数字“7”。
团队合影
“路不好走，却意义非凡，它是当前全球高科技领域较量的重要战场。”高滨认为，芯片研究是一件久久为功的事情，前方找不到的突破口，却能在日积月累的研究学习中获得。
张文彬、姚鹏作为学术论文的第一作者，博士期间接触了大量如半导体、微电子、软件算法和类脑计算等不同方向的科研知识，积累了丰硕的研发成果和丰富的工程建设经验。
