过去数十年来，为了扩增芯片的晶体管数量以推升运算效能，半导体制造技术已从1971 年10,000nm制程进步至2022年3nm 制程，逐渐逼近目前已知的物理极限，但随着人工智能、AIGC等相关应用高速发展，设备端对于核心芯片的效能需求将越来越高；在制程技术提升可能遭遇瓶颈，但是运算资源需求持续走高的情况下，透过先进封装技术提升芯片之晶体管数量就显得格外重要。

什么是CoWoS？

CoWoS 是一种2.5D、3D 的封装技术，可以分成CoW和WoS来看。CoW（Chip-on-Wafer）是芯片堆叠；WoS（Wafer-on-Substrate）则是将芯片堆叠在基板上。CoWoS 就是把芯片堆叠起来，再封装于基板上，最终形成2.5D、3D 的型态，可以减少芯片的空间，同时还减少功耗和成本。下图为CoWoS 封装示意图，将逻辑芯片及HBM（高带宽存储器）先连接于中介板上，透过中介板内微小金属线来整合左右不同芯片的电子信号，同时经由砂穿孔（TSV）技术来连结下方基板，最终透过金属球衔接至外部电路。

而2.5D 与3D 封装技术则是差别在堆叠方式。2.5D 封装是指将芯片堆叠于中介层之上或透过硅桥连结芯片，以水平堆叠的方式，主要应用于拼接逻辑运算芯片和HBM；3D 封装则是垂直堆叠芯片的技术，主要面向高效能逻辑芯片、SoC 制造。

先进封装，但不在封装厂完成！

CoWoS的应用发展

高阶芯片走向多个小芯片、存储器，堆叠成为必然发展趋势，CoWoS 封装技术应用的领域广泛，包含高效能运算HPC、AI 人工智能、数据中心、5G、物联网、车用电子等等，可以说在未来的各大趋势，CoWoS 封装技术会扮演着相当重要的地位。

过去的芯片效能都仰赖半导体制程的改进而提升，但随着元件尺寸越来越接近物理极限，芯片微缩难度越来越高，要保持小体积、高效能的芯片设计，半导体产业不仅持续发展先进制程，同时也朝芯片架构着手改进，让芯片从原先的单层，转向多层堆叠。也因如此，先进封装也成为延续摩尔定律的关键推手之一，在半导体产业中引领浪潮。