为安全攸关的应用加速IEC61508认证TüV Rheinland认证的FPGA" style="padding: 0px; margin: 0px auto; font-family: Arial, 宋体; text-decoration: none; color: rgb(51, 51, 51); font-size: 14px; line-height: 25px;">
FPGA功能安全性设计流程（Functional Safety Design Flow）秉持最前沿的设计方法，节约时间并降低成本支持MachXO、MachXO2、LatticeECP3等莱迪思的FPGA" style="padding: 0px; margin: 0px auto; font-family: Arial, 宋体; text-decoration: none; color: rgb(51, 51, 51); font-size: 14px; line-height: 25px;">
FPGA产品系列美国俄勒冈州希尔斯波罗市 — 2015年2月25日 —莱迪思半导体公司（NASDAQ: LSCC）—超低功耗、小尺寸客制化解决方案市场的领导者，今日宣布推出基于Lattice Diamond®设计工具的功能安全性设计流程解决方案。该方案获得安全和质量测试领域全球知名的独立机构TUV-Rheinland的认证，这使得用户能够简化并加速适用于各类应用的IEC61508安全性认证并加快产品上市进程。莱迪思半导体产品和区域市场高级总监Jim Tavacoli表示，“经过认证的莱迪思功能安全性设计流程使得设计工程师能够在开发安全攸关的设计时遵循最前沿的安全设计方法，以加速认证流程并降低设计成本。”IEC61508已成为功能安全性认证领域的国际标准，多个行业标准均源自于它。本解决方案由1个设计流程和必要的开发工具组成，确保各类应用符合安全完整性等级（Safety Integrity level）3认证。该功能安全性设计流程解决方案包含：Lattice Diamond设计工具套件（完整的设计和验证流程，包含莱迪思综合引擎（Lattice Synthesis Engine）以及第三方工具，如Aldec Active-HDL™仿真器和Synopsys Synplify Pro®综合工具）以及安全性用户手册（Safety User Manual）。该解决方案涵盖的莱迪思FPGA" style="padding: 0px; margin: 0px auto; font-family: Arial, 宋体; text-decoration: none; color: rgb(51, 51, 51); font-size: 14px; line-height: 25px;">
FPGA产品系列包括非易失性产品（MachXO™、MachXO2™以及LatticeXP2™）和基于SRAM的产品（LatticeECP2™、 LatticeECP2M™以及LatticeECP3™）。
