为确保高速接口设计的正确功能,在几毫秒内通常需要获得几十个采样点。传统上,设计师不得不做出选择:以消耗大量的FPGA存储资源来捕获冗长的信号追踪历史记录,还是丢失信号追踪历史记录的细节可见度来节省FPGA存储资源。通过将Synopsys® Identify®智能集成电路仿真器(IICE™)与一个HAPS Deep Trace Debug SRAM子板配对,HAPS Deep Trace Debug允许许多独特的带有复杂触发条件的信号探点可被记录,并且在系统执行时存储大量状态历史记录来提供更深的记录。SRAM子板也可释放FPGA片上RAM,使其用于为SoC设计的存储模块提供原型。
“GSI技术NBTSRAM被设计到HAPS Deep Trace Debug SRAM的子板之上,这在SoC原型的性能高度优先时,使设计师能够最充分利用HAPS的互连总线带宽,” GSI科技市场营销兼应用工程副总裁David Chapman说道。“我们的SRAM器件同时提供了流水线和直通式操作,以便为SoC原型工程师在快速读取存储器的响应与最大时钟频率之间进行选择提供了灵活性。GSI NBT SRAM系列与新思科技的Deep Trace Debug功能相结合,确保了工程师将他们的HAPS系统用于SoC存储的IP主控制或者作为一个扩展的调试追踪缓冲器。”
“随着各种SoC硬件与软件的复杂性不断提高,设计师们需要先进的纠错工具来提升其系统验证流程的稳健性,并支持早期的软件开发,”新思科技IP与系统事业部市场副总裁John Koeter说道。“HAPS Deep Trace Debug通过确保原型工程师能够去捕获冗长的信号追踪历史记录来识别设计错误的根本原因,因而代表了复杂SoC的纠错产出率的重大提高。”
供货与资源
新思科技的Identify RTL debugger软件和HAPS Deep Trace Debug SRAM子板现在都已经支持HAPS Deep Trace Debug。