晶圆代工龙头台积电日前在北美技术论坛上发布新一代的A16节点制程技术，该制程技术除了能容纳更多的晶体管，提升运算效能之外，更进一步降低能耗。 其中更令人关切的，在于A16节点制程技术生产的芯片最新导入了结合超级电轨 （Super PowerRail） 架构与纳米片晶体管，将带动运算速度更快、更有效率的数据中心处理器的发展。
随着摩尔定律的演进，晶体管越来越小，密度越来越高，堆叠层数也越来越多，可能需要穿过10~20层堆栈才能为下方晶体管提供电源和数据信号，这导致互联机和电源线共存的线路层变成了一个越来越混乱的网络。同时，电子在向下传输的过程中，会出现IR压降现象，导致电力损失产生。
而除了电力损失，供电线路占用空间也是问题。芯片电源线路布线复杂的后段制程，往往占至少20%资源，如何解决信号网路跟供电网路资源排挤问题，使组件微缩，变成芯片设计者主要挑战。业界开始研究把供电网络转移到芯片背面的可能性。
因此，台积电的A16节点制程技术采用了不同的芯片布线方法。 在使用此技术制造的芯片中，用于向晶体管输送电力的电线将位于这些晶体管的下方而不是上方。 这种布置被称为背面供电，有利于生产更有效率的芯片。
而该技术优化处理器的一种方法是缓解称为IR压降的技术问题。这种现象会降低芯片晶体管接收的电压，进而降低其性能。台积电表示，其A16节点制程技术中的电线不太容易出现此类电压下降的情况。相同的，其竞争对手英特尔也同样在intel20A制程中建构了背面供电的技术。根据英特尔的说法，该技术的实施不仅简化了电力分配，而且还允许芯片的电路更紧密的封装在一起，目的是处理器上可以放置更多晶体管以提高其运算能力。
台积电表示，晶体管由四个主要组件组成，包括源极、汲极、通道和闸极。源极是电流流入晶体管的入口点，而汲极是出口。通道和栅极依序负责协调电子的运动。而台积电的A16节点制程技术中的电力传输线直接连接到源极和汲极，该架构的制造比其他背面供电实现，例如英特尔使用的架构更复杂。但台积电表示，其决定采用更复杂的设计原因是有助于提高客户芯片的效能。
根据台积电的说法，使用超级电轨的A16节点制程，将较N2P制程在相同Vdd（工作电压）下，运算速度增加8%~10%，或相同运算速度下，功耗降低15%~20%，芯片密度提升高达1.10倍，支持数据中心产品。
另外，A16 节点制程技术还导入了称为纳米片晶体管 （NanoFlex） 技术。 纳米片晶体管为芯片设计人员提供灵活N2标准组件，是芯片设计的基本构建模组，高度较低组件能节省面积并有更高功耗效率，高度较高组件效能最大化。 相同设计区块优化高低组件组合，调整应用功耗、效能及面积取得最佳平衡。 该技术进一步提供了将多种晶体管类型与不同功率效率、速度和尺寸配置相结合的芯片的能力。 这种灵活性可以使客户能够更紧密的将台积电制造的芯片与他们的计划要求结合起来，达到最大的效能发挥。
台积电的NanoFlex预计在2纳米节点制程技术上就会首次应用，并计划于2025年开始进入量产接点。至于A16节点制程技术则是预计将于2026年下半年上线。
