DRAM 行业的显著趋势之一是推动更高的内存容量。随着人工智能、大数据分析和云计算等数据密集型应用的兴起，对高内存密度的需求不断增长，以满足这些应用的处理要求。研究人员和工程师正在开发更小的工艺节点和改进的芯片堆叠技术，以将更多的存储单元集成到单个芯片中。
Neo Semiconductor 预测的 DRAM 技术的未来
专注于 3D NAND 闪存和其他存储技术的公司 Neo Semiconductor 最近推出了全球首款类 NAND DRAM，以解决 DRAM 的容量瓶颈，并在高存储密度应用中取代 2D DRAM。
DRAM容量瓶颈
“DRAM 容量瓶颈”一词指的是一个 DRAM 芯片中可以存储多少内存的限制——取决于 DRAM 的物理尺寸和其中的存储单元数量。存储单元密度受单元尺寸、用于构建芯片的层的厚度以及运行芯片所需的功率量的限制。
与人工智能相关的内存密集型应用给 DRAM 制造商带来了增加芯片容量的压力。尽管多年来 DRAM 芯片的尺寸一直在减小，但由于多项技术挑战，小型化的速度已经放缓。也就是说，自 2016 年以来，由于电容器尺寸和低于 10 纳米水平的其他电气限制， DRAM 尺寸停滞在了 10 纳米。
Neo Semiconductor 的 3D X-DRAM 技术
尽管存在这种缩放挑战，Neo Semiconductor 已经找到了另一种提高内存密度的方法，即开发了世界上第一个类 3D NAND DRAM 单元阵列，称为3D X-DRAM。该公司上周向美国专利申请局申请了该类专利。
新的单元阵列结构基于 Neo Semiconductor 的无电容器浮体单元技术。这种结构以电荷的形式存储数据，无需电容器。它在使用 3D 架构来增加存储容量方面“类似 NAND”，但在底层技术、预期用例和性能特征方面有所不同。与 NAND 一样，3D X-DRAM 垂直堆叠存储单元以增加存储容量，而不会增加存储芯片的物理占用空间。
3D X-DRAM 架构结合了独特的读/写机制，可实现比 NAND 闪存更快的访问时间和更低的延迟。
3D X-DRAM的概念
除了高存储密度之外，新的 DRAM 技术还提供了优于传统 DRAM 的其他几个优势，包括功耗更低、可靠性更高、可扩展性更高，以及由于存储单元之间的互连更短而导致的访问时间更快。
新的 DRAM 单元可以使用当前的 3D NAND 类工艺制造，只需要一个掩模来定义位线孔并在孔内形成单元结构，从而简化了工艺。根据公司估计，这项技术可以通过 230 层实现 128 Gb 的密度——是当今 DRAM 密度的八倍。
来源：EETOP编译整理自allaboutcircuits
