每个单元7bit,铠侠正试验超高密度3D NAND

2022-06-16 12:33:04 来源:EETOP
NAND 闪存制造商一直试图通过增加每个单元存储的位数来提高其存储设备的存储密度。虽然从根本上说,这是提高记录密度的最具挑战性的方法,但从成本的角度来看,它也是最有价值的方法。比如铠侠(Kioxia司就一直在试可以在一个单元中存储更多比特数的NAND

图片

据报道,近日铠侠表示,它已设法在每个单元中存储 7 位 (7 bpc),尽管是在实验室和低温下。 
为了存储多于一位,NAND 单元必须保持多个不同的电压电平,这具有挑战性,因为 NAND 制造商必须为这些单元找到合适的材料,然后准确无错误地记录和读取它们。此外,电压状态的数量随着位数的增加呈指数增长。例如,要存储 4 位,单元必须保持 16 个电压电平 (2^4),但使用 6 位,该数字会增长到 64 (2^6)。而铠侠实现的每个单元存储 7位则需要保持 128 个电压状态 (2^7)。铠侠在 2022 年国际记忆研讨会 (IMW 2022) 上展示了描述其成就的论文。 
铠侠必须使用通过外延生长构建的单晶硅通道来存储每个单元的 7 位。单晶硅的电阻比多晶硅低,因此更容易记录此类单元。此外, PC Watch报告称,具有单晶硅的单元晶体管的亚阈值斜率更陡(与传统晶体管相比),而泄漏电流和读取噪声更低。
这种 NAND 闪存单元现在还无法在商业实现,铠侠的科学家们不得不在实验室中制造它们。此外,为了记录和读取它们,他们将芯片浸入液氮(-196°C)以稳定材料,降低电压要求,减少对隧道绝缘膜的需求,并避免由重写周期引起的单元折旧。 
在实验室中构建定制晶体管只是超高密度 NAND 闪存挑战的一半。首先,研究人员必须开发和使用具有适合处理 128 种电压状态的自定义编码方案的专用控制器。 
自 2000 年代初多级单元 (MLC, 2 bpc) NAND 首次亮相以来,NAND 闪存控制器变得越来越复杂。因此,控制器的复杂性是 NAND 生产商和控制器开发人员都熟悉的东西。但能够准确处理 128 个电压电平的控制器可能与微处理器一样复杂且价格昂贵。因此,主要问题是使用昂贵且复杂的 SSD 控制器将 3D NAND 记录密度从 5 bpc 增加到 7 bpc是否有意义。虽然 最好的SSD 往往成本很高,但过于先进的控制器可能变得过于昂贵,并消除它们的所有优势。 
西部数据认为, 即使在 2025年之后,哪怕是5 bpc 的3D NAND也几乎没有意义。但是 铠侠现在展示了每个单元存储 7 位的物理可能性,甚至谈到了最终可以提升到保持每个单元 8位
原文链接:https://www.tomshardware.com/uk/news/kioxia-mulls-7-bit-per-cell-3d-nand-for-extreme-capacity-ssds

  1. EETOP 官方微信

  2. 创芯大讲堂 在线教育

  3. 创芯老字号 半导体快讯

相关文章

全部评论

  • 最新资讯
  • 最热资讯
@2003-2024 EETOP
×