文章
日志
帖子
首页
论坛
博客
大讲堂
人才网
直播课
资讯
全部
通信/手机
综合电子
测试测量
半导体/EDA
微处理器
模拟/电源
可编程逻辑
嵌入式
汽车电子
医疗电子
工业电子
物联网
可穿戴
机器人/飞行器
其他科技
传感器/Mems
射频微波
人工智能
技术文章
全部
通信/手机
综合电子
测试测量
半导体/EDA
微处理器
模拟/电源
可编程逻辑
嵌入式
汽车电子
医疗电子
工业电子
物联网
可穿戴
机器人/飞行器
其他科技
传感器/Mems
射频微波
人工智能
频道
通信/手机
综合电子
测试测量
半导体/EDA
微处理器
模拟/电源
可编程逻辑
嵌入式
汽车电子
医疗电子
工业电子
物联网
可穿戴
机器人/飞行器
其他科技
传感器/Mems
射频微波
人工智能
登录
注册
创芯云服务 :
创芯大讲堂
|
创芯人才网 |
数字IC职业培训
EETOP诚邀线上IC培训讲师!
技术
>
可编程逻辑
>
内容
利用片上高速网络(2D NoC)创新地实现FPGA内部超高带宽逻辑互连
2020-02-28 12:57:36
来源:
Achronix
Achronix 最新基于
台积电
(
TSMC
)的7nm FinFET工艺的Speedster7t
FPGA
器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在
FPGA
可编程逻辑结构上运行的高速公路网络一样,为
FPGA
外部高速接口和内部可编程逻辑的数据传输提供了超高带宽(~27Tbps)。
图1 Speedster 7t
FPGA
结构图
NoC使用一系列高速的行和列网络通路在整个
FPGA
内部分发数据,从而在整个
FPGA
结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道,可以在每个方向上以512Gbps(256bit x 2GHz)的传输速率运行。
NoC为
FPGA
设计提供了几项重要优势,包括:
提高设计的性能。
减少逻辑资源闲置,在高资源占用设计中降低布局布线拥塞的风险。
减小功耗。
简化逻辑设计,由NoC去替代传统的逻辑去做高速接口和总线管理。
实现真正的模块化设计。
本文用一个具体的
FPGA
设计例子来展现NoC在
FPGA
内部逻辑互连中发挥的重要作用。本设计主要是实现三重数据加密解密算法(3DES)。该算法是DES加密算法的一种模式,它是对于每个数据块应用三次DES加密算法,通过增加DES的密钥长度增加安全性。
在该
FPGA
设计中,我们将输入输出管脚放在的
FPGA
上下左右四个方向上。上面管脚进来的数据经过逻辑1进行解密然后通过蓝色的走线送到逻辑2加密以后从下面的管脚送出。左边管脚进来的数据经过逻辑3进行解密然后通过红色的走线送到逻辑4加密以后从右边的管脚送出。如图2 所示。
图2 3DES设计(没有用NoC)后端布局布线图
本设计遇到的问题如下:
加密和解密模块中间的连线延时太长,如果不增加流水寄存器(pipeline),设计性能会收到很大限制。但是由于连接总线位宽是256位,增加几级流水寄存器又会占用很多额外的寄存器资源。
上下模块之间的连接总线和左右模块之间的连接总线出现了交叉,如果设计再复杂一点有可能会遇到布局布线局部拥塞,会大大增加工具布局布线时间。
上面两个问题也是广大
FPGA
设计者在复杂
FPGA
设计中或多或少会遇到的问题,导致的原因有可能是设计比较复杂,也有可能是硬件平台的限制,或者设计必须连接不同位置的外围Hard IP导致。
NoC的出现让我们上面遇到的问题迎刃而解。NoC为
FPGA
逻辑内部互连提供了双向288bit的原始数据模式(Raw data mode)。 用户可以通过这288bit的信号进行逻辑直连或者自定义协议互连。
图3 利用2D NoC进行内部逻辑互连
在NoC的每个交叉点上都有两个网络接入点(NAP),用户只要简单地通过例化NAP的原语或者宏定义就可以将自己的逻辑接入到NoC并进行互连。
图4 网络接入点NAP
图5 例化NAP宏定义示例
这样通过在3DES加密和解密模块上分别例化NAP,就可以实现3DES加密和解密模块之间的NoC互连。
图6 3DES设计(利用NoC)后端布局布线图
这样在简化用户设计的同时,设计性能有了很大的提高,从之前的260MHz提高到了750MHz。 图6中可以看到之前逻辑之间大量的连接总线已经看不到,总线的连接都由NoC接管,在后端布局布线图中只能看到绿色时钟走线和白色模块内部的逻辑走线。
本文主要想通过这样一个例子给广大
FPGA
设计者展示如何利用NoC来进行
FPGA
内部逻辑的互连,从而给广大
FPGA
设计者提供另一种考虑问题的思路。在传统的
FPGA
设计中出现了性能无法提升,布局布线拥塞的时候,是否可以考虑利用Achronix新一代的Speedster7t
FPGA
来简化和加速用户的设计。
关键词:
2D
NoC
FPGA
EETOP 官方微信
创芯大讲堂 在线教育
创芯老字号 半导体快讯
相关文章
上一篇:
利用片上高速网络(2D NoC)创新地实
下一篇:
FPGA大佬有哪些
延伸阅读
FPGA 片上网络(NoC)的八大好处
片上网络(NoC)技术的发展及其给高端FPGA带来的优势
在FPGA设计中如何充分利用NoC资源去支撑创新应用设计
英特尔和戴尔易安信,为什么都对FPGA青睐有加?
全部评论
最新资讯
最热资讯
台积电法说会突遇网络中断
雷军:和马斯克一样推动了社会进步!
华为Pura70跑分曝光
占地78万平!雷军:计划向普通人开放小米汽
京东方越南智慧终端二期项目开工:计划年产
欧盟计划建设四条先进半导体中试线,瞄准亚
Vishay推出MiniLED封装高亮度小型蓝色和纯
贸泽电子宣布与Edge Impulse展开全球合作
大联大诠鼎集团推出基于立锜科技产品的240W
华为Pura 70 跑分曝光
电动压缩机设计-ASPM模块篇
实现机器人操作系统——ADI Trinamic电机
实现机器人操作系统——ADI Trinamic电机控制器ROS1驱动程序简介
瑞萨推出兼顾超低功耗和卓越25fs-rms抖动性能的 全新FemtoClock™ 3时钟解决方案
EA电源为中汽研客户验证新能源汽车的高压安全提供保障
阿斯麦High-NA EUV光刻机取得重大突破,成功印刷10纳米线宽图案
ASML发布Q1财报
e络盟发售来自Weller的最新WXsmart焊接套件
薪资谈判破裂,员工集体行动!
统明亮光电科技加盟艾迈斯欧司朗结合智能RGB的开放系统协议生态,助力汽车氛围照明智能化
三家存储巨头宣布涨价!
中国区裁员远超10%!
贸泽推出2024全新一期 EIT 系列 探索机器视觉的无限潜力
大联大世平集团推出基于onsemi、NXP以及ams OSRAM产品的汽车前照大灯方案
业界最热文章
莱迪思全新版本Radiant设计软件拓展功能
Achronix FPGA增加对Bluespec提供的基
新型的FPGA器件将支持多样化AI/ML创新进程
上海复旦微电子28nm亿万门级FMP100T8型FP
20纳米宇航级FPGA,世界首款!可以在轨重
芯片名人堂之世界第一颗FPGA芯片级拆解:
失去大客户华为、5G低于预期--赛灵思启动
FPGA原型验证系统VS硬件仿真器
Avnet福利售价975美元的Xilinx Kintex
Synopsys基于FPGA的原型验证系统亮点解读
莱迪思Nexus FPGA技术平台在关键任务应
全能可编程处理器或颠覆下一波移动通信技
揭秘:Xilinx 的 RF 级模拟技术 —业
433亿晶体管,1020万逻辑门,史上最大FPG
机器学习实战:GNN(图神经网络)加速器
2024年FPGA将如何影响AI?
片上网络(NoC)技术的发展及其给高端FPG
Cadence 发布Palladium Z1企业级仿真平台
英特尔首款支持硬核PCIe Gen4 及超路径
赛灵思新一代计算平台ACAP技术细节全揭秘
ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台
论坛
博客
大讲堂
人才网
直播课
关于我们
联系我们
隐私声明
@2003-2024 EETOP
京ICP备10050787号
京公网安备:11010502037710