Achronix宣布用于SoC加速的Speedcore嵌入式FPGA IP产品开始供货

2016-10-12 16:09:24 未知

点击关注->创芯网公众号，后台告知EETOP论坛用户名，奖励200信元

Achronix Semiconductor公司（Achronix Semiconductor Corporation）今日宣布：推出可集成至客户系统级芯片（SoC）中的Speedcore™ 嵌入式FPGA（embedded FPGA ，eFPGA）知识产权（IP）产品，并即刻开始向客户供货。Speedcore是专为计算和网络加速应用而设计，它和Achronix的Speedster22i FPGA基于相同的高性能架构，而后者已于2013年开始量产出货。Speedcore eFPGA产品使用Achronix成熟的、经过验证的ACE软件设计工具。

利用Speedcore IP产品，客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以定义查找表（LUT）、嵌入式存储器以及DSP的数量。此外，客户可以定义Speedcore的宽高比、输入输出（IO）端口的连接，还可以在功耗和性能之间进行权衡。Achronix提供了Speedcore IP产品的GDS II文件，客户可直接将其集成至自己的SoC中；Achronix还提供了其ACE设计工具的一个定制化的全功能版本，客户可用来对Speedcore eFPGA的功能进行设计、验证和编程。

“多年以来，不同的公司都一直在谈论eFPGA产品，但Achronix的Speedcore是首款向客户出货的eFPGA IP产品，它是游戏规则的改变者，”Achronix Semiconductor董事长兼首席执行官Robert Blake表示。“Achronix曾是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商。我们正在使用相同的、经过验证的技术向客户提供我们的eFPGA产品，这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。”

“FPGA作为IP集成到SOC芯片中会有很多内在的优势，长期以来，设计人员一直在寻找嵌入式FPGA用于众多不同的高性能应用，”市场研究公司Semico的ASIC与SoC首席分析师Richard Wawrzyniak表示。“Achronix现在已向开发高性能计算产品的客户提供eFPGA IP产品，为其实现从处理器卸载那些高密度计算任务到FPGA IP中，从而带来显著的性能提升。面对庞大且不断增长的高性能计算应用市场，eFPGA产品对于Achronix公司是一个令人激动的机会，也是半导体行业的巨大利好。”

Speedcore是最佳的硬件加速器

数据中心和企业中的计算与通信基础设施在指数级数据增长速率、不断变化的安全和软件虚拟化要求面前，很难再保持同步。传统的多核CPU和SoC需要可编程硬件加速器来预处理和卸载数据，从而提升其计算性能。FPGA是最佳的硬件加速器解决方案，因为随着算法的不断变化，加速器需要不断用新的功能来实现更新。对于低至中容量应用，独立的FPGA 芯片是一种方便且实际的解决方案；然而，对于高容量应用，Speedcore是最佳解决方案，其可以提供的显著优势包括：

更低的功耗：

Speedcore以内部连线方式直接连接至SoC，从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲（IO buffer）。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。

Speedcore的芯片面积可以根据客户最终应用的需求而定制。

为了更低的功耗，客户可以调整工艺技术来实现性能的平衡。

更高的接口性能：

相比独立的FPGA 芯片接口，Speedcore IP 的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC，而独立的FPGA通常通过一个高延迟的串行器/解串器（SerDes）架构进行连接。

更低的系统成本：

因为省去了可编程输入输出缓冲（IO buffer）架构，Speedcore的芯片面积比独立的FPGA小得多。

由于FPGA拥有较高的引脚数，为了支持这些引脚的扇出，PCB需要较多的层数，采用Speedcore IP可以避免这个问题。另外，Speedcore省去了对独立FPGA周边所有支持性元器件的需求，这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。

更高的系统可靠性和良品率：

将FPGA的功能集成至一片ASIC中，可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。

工艺技术

Speedcore以模块化方式构建，以便为客户在定义其资源需求时提供灵活性上的支持，同时也支持Achronix针对此需求快速配置Speedcore IP 产品以实现交付。此外，模块化架构也支持Achronix方便地将这项技术移植到不同的工艺技术和金属叠层上。现在已经可以提供基于台积电（TSMC）的16纳米FinFET Plus（16FF+）工艺的Speedcore IP产品，并且正在开发基于台积电的7纳米工艺的IP。

轻松评估Speedcore

Achronix的ACE设计工具包括一个Speedcore的实例，客户可以立即用它来编译其设计，以在性能、资源使用和编译时间等方面评估Speedcore IP。此外，Achronix拥有关于Speedcore功能和ASIC集成流程方面的完整文档。希望了解Speedcore芯片面积和功耗等信息的客户可以联系Achronix，以获取其特定Speedcore尺寸及工艺的详细资料。

EETOP 官方微信
创芯大讲堂在线教育
半导体创芯网快讯

上一篇：ARM系统IP全面提升SoC从端到云的性能表现
下一篇：大联大创新设计大赛即将召开线上交流会

全部评论

最新资讯

最热资讯