根据SemicoResearch的报告显示，采用28nm制程的系统级晶片(SoC)设计成本较前一代40nm制程节点增加了78%，此外，软体成本增加的比重更高，提高约一倍以上。
Semicon估计，推出系统晶片所需的软体开发成本，目前已经远高于IC设计的成本了。
SemicoResearch指出，尽管在28nm节点的SoC设计成本比40nm节点时提高了78%以上，但用于编写与检查所需软体成本更上涨了102%。
软体所需负担的成本预计每年都将增加近一倍。Semico预测，在10nm晶片制程节点以前，每年用于SoC软体开发的成本年复合成长率(CAGR)约79%。整合分离式IP模组于当代SoC中的成本年复合成长率(CAGR)也达到了77.2%。
对于晶片开发商而言，好消息是Semico公司预期晶片设计成本的增加将较缓和。20nm节点时的SoC设计成本预计将较28nm节点时增加48%，到了14nm时将增加31%，而在10nm节点时增加约35%。
由于软体负担以及整合多方IP核心的成本提高，预计在突破新制程节点时的先进多核心设计将达到最高成本。Semico表示，同一制程节点时所衍生的SoC设计成本都只是首次开发成本的一小部份。
同时，专为某一既有节点建置的新设计，其成本将随着时间的进展逐渐大幅降低。在14nm节点实现商用化以前，45nm节点高性能多核心SoC设计成本的CAGR为-12.7%。
Semico并估计以20nm制造的晶片售价约20美元，因而必须达到920万片的出货量，实现超过1.8亿美元的营收，刀能取得盈亏平衡。
