Xilinx扩展SmartConnect技术为16nm UltraScale+器件实现20%－30%性能突破

2016-04-21 17:46:49 未知

点击关注->创芯网公众号，后台告知EETOP论坛用户名，奖励200信元

Vivado Design Suite 2016.1现提供SmartConnect 技术支持，能解决高性能数百万系统逻辑单元设计中的系统互联瓶颈问题

2016年4月21日，中国北京 - All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布推出Vivado^®Design Suite2016.1 的 HLx版本。该全新套件新增了 SmartConnect技术支持，能为UltraScale™和UltraScale+产品组合带来前所未有的高性能。Vivado Design Suite2016.1版本包含SmartConnect技术扩展，可解决高性能数百万系统逻辑单元设计中的系统互联瓶颈，从而让UltraScale和UltraScale+器件组合在实现高利用率的同时,还能将性能进一步提升20%-30%。

赛灵思UltraScale+ 产品组合是业界唯一一款基于FinFET的可编程技术。其包括Zynq^®、Kintex^®和Virtex^®UltraScale+器件，相对于28nm 产品而言,性能功耗比提升2-5倍，能支持5G无线、软件定义网络和下一代高级驾驶员辅助系统等市场领先应用。

赛灵思SmartConnect技术包括系统互联IP以及UltraScale+ 芯片技术创新所带来的最新优化：

AXI SmartConnect IP：赛灵思的新型系统连接生成器将外设与用户设计整合在一起。SmartConnect创建的定制互联功能能最好地满足用户的系统性能要求，从而能以更少的占用面积和功耗实现更高的系统吞吐量。现在,用户可通过Vivado Design Suite2016.1版本中的Vivado IP Integrator 抢先体验。

借用时间和有用的歪斜优化：这些优化技术得到新型UltraScale+精细时钟延迟插入功能的支持。这些全自动化功能通过将时序裕量从设计的高速路径转移到关键路径上，能够缓解大的线路延迟，并让设计运行在更高时钟频率上。

流水线分析与重定时：这些方法通过在设计中增加额外的流水线级，并运用自动寄存器重定时优化技术，让设计人员能够进一步提高性能。

供货情况

Vivado Design Suite HLx 版本和嵌入式软件开发工具2016.1版本现已开始供货，欢迎下载。如需了解有关赛灵思软件开发环境的更多信息，敬请访问赛灵思软件开发人员专区。如需了解有关 SmartConnect技术的更多信息，欢迎下载背景介绍<提供链接>并访问以下网址：china.xilinx.com/smartconnect。

EETOP 官方微信
创芯大讲堂在线教育
半导体创芯网快讯

上一篇：生态圈+驱动力：华为以全联接打通医疗
下一篇：Marvell汽车技术资源中心在德国埃特林

全部评论

最新资讯

最热资讯