台积电创建和交付本质为基于SKILL语言的设计套件(PDKs)，为客户提供最佳的用户体验和最高水准的精确度。
世界领先的晶圆代工厂部署Virtuoso平台用于先进节点的定制设计需要， 涵盖16纳米FinFET设计。
主要工具包括Virtuoso Schematic Editor、Analog Design Environment、Virtuoso LayoutSuite XL和先进的GXL技术。
Cadence设计系统公司近日宣布，台积电已与Cadence在Virtuoso定制和模拟设计平台扩大合作以设计和验证其尖端IP。此外，台积电还将扩展其纯正以本质为基于SKILL语言的的工艺流程设计套件(PDKs)产品至16纳米，创建并交付全面合格并高品质的本质为基于SKILL语言的的PDKs，可实现Virtuoso平台所有的顶尖功能。为充分发挥最大性能和高品质成果，新PDKs可驱动Virtuoso 12.1平台中的尖端特性，例如自动对齐、在邻接过程中自动处理复杂的规则、链接器件、支持色彩感知版图设计和先进布线。
“我们将继续加大投资升级Virtuoso平台以解决与日俱增的设计挑战。我们与台积电和客户紧密协作以加强和实现高级节点和主流设计的要求，”Cadence硅实现集团研发高级副总栽徐季平博士表示。“本质为基于SKILL语言的为基础的PDKs就是驱动Virtuoso方法发挥完全潜力的关键。”
“我们与Cadence在Virtuoso平台有着长期的合作，”台积电设计基础架构市场部高级总监Suk Lee表示。“本质为基于SKILL语言的PDK开发延伸至16纳米使我们能够满足客户在先进技术定制设计方面的需求。”
