一、PDK环境准备及安装 1、操作系统要求RHEL5及以上(现在的版本最低要求可能已经提高)。 2、PDK可以作为基础版本、附加组件和补丁包版本发布。基础发行版需要被当做新的安装版本进行安装,对于补丁可以链接或者复制到新的安装目录下,不支持覆盖现有安装,附加组件需要安装到现在的安装包里面。 3、安装路径,PDK需 ...
这样随机的刻蚀误差会减小N倍,这对于adc和dac来说是天大的好事。是这样的吗?
刚刚在极客时间看了一篇博文——《工程师个人发展指南》之《专业化》,很有感触,来总结一下我的专业化缺失部分。 1. 过于追求完美 我常花很多时间去研究底层的问题,比如工艺porting时我会去对比每个器件的强弱变化,寄生电容变化,mismatch和噪声变化。这是好的,但是我常常陷入过多的思索,比如gm ...
Ref:1. https://www.zhihu.com/question/35621797 2 、非线性建立与线性建立时间 -up主 NKSUNMOON 一、引言 运放的小信号带宽和大信号带宽是不一样的,但都对运放从速度方面提出了要求。 小信号带宽 反映的是电路的 线性建立 过程,但从 时域上看是一个指数逼近 的过程。在讨论小信号带宽时总会说到时间常 ...
在模拟版图中效率提升空间是很大的,模拟版图目前很难实现完全的自动化设计。电路结构多变,导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用,所以模拟电路中的差分对,电流镜,cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化,将模拟电路版图进一步拆 ...
设计原则是大量错误中总结出来的,分为三种: 第一性原则,如mos管饱和深度,环路稳定,匹配,pvt波动控制,面积和功耗的最小开销; 第二原则是结合具体电路的。如adc里噪声和匹配的控制,dac里mismatch、 setup time控制等; ...
以前一直不解diode和bjt在bandgap里面不都一样吗? 今天想到两点: pn正向导通会有latch up问题需考虑清楚,如果diode也出现了寄生bjt,那直接用bjt比diode model更准确; 曲率校正,有一些bg会用曲率校正,利用了bjt的β,这在diode里做不到。 ...
NVMe Host Controller IP 1 介绍 NVMe Host Controller IP 可以连接高速存储 PCIe SSD ,无需 CPU 和外部存储器,自动加速处理所有的 NVMe 协议命令,具备独立的数据写入 AXI4-Stream/FIFO 接口和数据读取 AXI4-Stream/FIFO 接口,非常适合于超高容量和超高性能的 ...
大模型时代已经到来,AI大模型技术快速成熟,进入万亿参数时代,对于AI算力性能要求越来越高,表现为计算系统的节点内卡间互联与节点间的网络互联,高速互联的底层是PCIe,对于PCIe的技术迭代和落地迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0支持64GT/ ...
入门这玩意其实花了一些心思, 首先就是搞清楚什么是Emacs,什么是Emacslips 因为项目要求,需要学习一些简单的Emacslips语言来处理一些文档 在最开始在网上找寻资料的时候都是去百度Emacs怎么入门 从来没有想到过是Emacslips语言 这里介绍一下,Emacs是一款类似文本编辑器的软件,可以实现无鼠标操控软件,当然我不 ...
hebut_wolf
大智慧lcy
teresa_xie
seawang
杭州加速科技
running13
xxxqqq
jijiic
1064170361
ElectroRent
wl1314
PinkBear
mjd888
jwenag
edadoc2013
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-10 03:34 , Processed in 0.024691 second(s), 2 queries , Gzip On, Redis On.