以下下载链接均为官方网站下载,版本来源可靠,可下载各个历史版本。以下链接下载时,均需简单的注册,注册后可下载正版付费版本和不需要付费的评估版本(试用版本)。 1.XILINX开发套件ISE: http://www.xilinx.com/support/download/index.htm ; 2ALTERA开发套件Quartus II : http://www.altera.co ...
1. XILINX GTX介绍 GTX是Virtex系列 FPGA上的低功耗吉比特收发器,在V6芯片上GTX工作带宽范围是750Mb/s到6.6Gb/s,支持收发双向,且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成,PCS提供丰富的物理编码层特性,如8b/10b编码等;PMA部分为模拟电路,提供高性能的串行接口特性,如预加重与均衡。 ...
1.如果一个信号是由多个信号经过复杂的组合逻辑和时序逻辑产生的,那么应该将组合逻辑比较均匀的分布在各个reg变量前。不应当造成某些reg前面LUT里面没有组合逻辑,而另外一些reg前面的LUT里面组合逻辑过于复杂的情形。均匀分布不仅有利于时序,也能提高SLICE的资源利用率。例如: 第一种:原始编码 always @( ...
在使用DIMM(DDR2/DDR3 SDRAM)的时候,很重要的一点是提高DIMM的带宽利用率。DIMM命令总线上传输一个命令,需要在数据总线上传输若干组数据,在进行一个读写操作的间隙,在命令总线输入一个行切换命令,此时数据总线上传输的还是之前一个命令的数据。因此,如果执行的是其他B ...
http://xilinx.eetrend.com/ 电子创新网赛灵思中文社区 http://bbs.elecfans.com/forum.php 电子发烧友社区(电子技术论坛) http://xilinx.eefocus.com/ 与非网赛灵思(Xilinx) FPGA技术社区 http://bbs. ...
1. OPENCORES.ORG 这里提供非常多,非常好的 PLD 了内核, 8051 内核就可以在里面找到。 进入后,选择 project 或者由 http//www.opencores.org/browse.cgi/by_category 进入。 对于想了解这个行业动态人可以看看它的投票调查。 htt ...
由于V6 FPGA不支持3.3V的电平标准,而市场上现有的SPI FLASH大多是支持3.3V的LVCMOS电平标准,两者接口电平标准不匹配。针对这个问题,可参考XILIXN的参考设计 《XAPP899, Interfacing Virtex-6 FPGAs with 3.3V I/O Standards》,为你的设计目标寻找合适选 ...
XILINX公司的Virtex系列FPGA芯片上,每个BANK都有一对VRP/VRN管脚。VRP/VRN管脚是一对多功能管脚,当一个BANK使用到某些DCI(Digitally Controlled Impedance)接口电平标准时,需要通过该BANK的VRP/VRN管脚接入参考电阻。此时,VRN通过一个参考电阻R上拉到Vcco, ...
FIFO是在FPGA设计中使用的非常频繁,也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得,与大家分享。 我本人是做有线通信的,所做的设计中大量的使用到FIFO,用于报文的 ...
本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏
京存高性能存储
mjd888
Iamliutt
cj_181888888
zhaowell
teresa_xie
ElectroRent
toradex
metotj
hirain123
18222691126
edadoc2013
jason.aliang
模拟后端的小白
xiaozhuo
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-29 07:39 , Processed in 0.015860 second(s), 3 queries , Gzip On, Redis On.