在testbench添加一下语句,仿真时候就能产生波形文件,后缀为fsdb。 //tb.sv initial begin $fsdbDumpfile("dut.fsdb"); $fsdbDumpvars(level ,module,“+all”); end //third parameter:+all can dump arrays or reigister arrays. 目前使用的仿真工具是Candence 的irun。需要添加- ...
复位设计在项目中角色是非常重要的,一般的电子产品的流程是上电后复位、初始化、然后正常工作。那么是不是寄存器都需要复位呢,个人见解是数据流可以不需要复位,但是控制信号一定要有复位。那么本文则对常见的两种复位做简单的阐述,这两种复位是同步复位和异步复位。 【1】同步复位 同步复位模型:复位信号不放 ...
1、偶数分频电路实现 目标:可参数化偶数分频电路,占空比50%。参数WIDTH和DIV_RATIO。 【1】DIV_RATIO:分频系数 【2】WIDTH:分频系数的位宽 example:12分频电路,修改两个参数实现任意偶数分频。 code: module clk_div_even #( parameter WIDTH & ...
memory分为两类RAM和ROM。RAM根据读写端口个数又分为三类即单端口RAM(SP),伪双端口RAM(TP)和双端口RAM(DP)。SP只存在一个时钟和一套读写端口,读写复用地址总线,读写不能同时操作。TP存在两个时钟(读、写)和一套读写端口,但是有各自地址总线,读写可以同时操作。DP存在两个时钟和两套读写端口,每一套端口都 ...
对于寄存器地址空间规范化,一般性分为功能寄存器组、测试寄存器组。 测试寄存器组一般有fifo的full、afull、empty、aempty四个状态,fifo error的状态,和dut使用状态机状态。 由于fifo输出error信号是脉冲所以在汇集error之前还需做脉冲转电频处理,然后在引导一个地址空间上。 对于状态机状态一般监测current ...
1、单bit跨时钟处理 1.1 低频到高频同步 使用两级触发器 1.2 高频到低频 原理将脉冲展宽,具体是采用反馈的机制 2、多bit跨时钟处理 格雷码、异步fifo、握手 引用: http://dengkanwen.com/238.html http://blog.csdn.net/lureny123/article/details/12907533 htt ...
一般芯片输入低频时钟后经过PLL倍频到很高的频率,然后经过内部的分频电路进行分频。 分频 http://blog.csdn.net/lureny123/article/details/4276443 http://blog.csdn.net/supenman_mwg/article/details/7654141 http://blog.sina.com.cn/s/blog_4b03202d0100at7i.html http://blog.chinaunix.net/ ...
博客第一帖,mark
请大家帮忙,如何将很多的lib文件一次性转换为db文件的脚本。
Riching
京存高性能存储
jason.aliang
cj_181888888
zhaowell
teresa_xie
ElectroRent
toradex
metotj
hirain123
18222691126
mjd888
模拟后端的小白
Iamliutt
xiaozhuo
edadoc2013
l030121
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-27 23:45 , Processed in 0.019403 second(s), 3 queries , Gzip On, Redis On.