在多时钟域设计时,coding 结束后,需要做CDC(Clock Domain Cross)检查。一般使用Mentor Graphics推出的Questa-cdc工具或者Spyglass cdc。目前使用的Questa-cdc,version10.0f linux of may 2013下面记录一些用法。 【1】一个design被设置为blackbox后,还需要将该design 端口设置相应的同步的时钟。 例如: ...
VCS VCS是编译型Verilog模拟器,它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能,其出色的内存管理能力足以支持千万门级的ASIC设计,而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法,具有高性能、大规模和高精度的特 ...
SMIC-Synopsys Reference Flow 5.0, a chip-level flat design flow from RTL to verified GDSII, once again delivers a low power design. Reference Flow 5.0 uses SMIC’s advanced 40-nanometer Low Leakage process (40LL) with the Synopsys Galaxy implementation platform, and all the scripts are compatible w ...
本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏
hebut_wolf
大智慧lcy
teresa_xie
ElectroRent
limubai
zhouxuan2016
杭州加速科技
running13
xxxqqq
jijiic
1064170361
PinkBear
wl1314
seawang
mjd888
jwenag
edadoc2013
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-12 20:37 , Processed in 0.014537 second(s), 3 queries , Gzip On, Redis On.