说明: 有一些constraint根项目相关,且不包含initial时的MRS设定 绝大部分的AC timing参数都通过script从catalog中提取出来,然后反过来constraint其它的变量,从catalog提取的参数有: sd_banks ra_addr ca_addr tck tccd_cnt trtp_cnt twtr_len tmod_len ...
DDR2/3地址换算 page size = 2^colbits*ORG/8 以1Gb容量为例,ba*ra*ca = 1Gb/ORG( ba: bank数, ra: 行数, ca: 列数,ORG:DQ位宽) ba,ra,ca以及ORG不是随便任何值都可以,而是由section2.4 DDR addressing提供的address mapping决定 区别: DDR3都是8bank DDR2大于等于1Gb都是8bank,小于1Gb的都是 ...
Riching
京存高性能存储
jason.aliang
cj_181888888
zhaowell
teresa_xie
ElectroRent
toradex
metotj
hirain123
18222691126
mjd888
模拟后端的小白
Iamliutt
xiaozhuo
edadoc2013
l030121
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-28 08:54 , Processed in 0.012745 second(s), 3 queries , Gzip On, Redis On.