`timescale 1ns/1ns module alt_gxb_clk_ctrl ( input rst, input clk, &nbs ...
//异步复位,同步解复位 module rst_ctrl ( input clk, input rst, input&n ...
`timescale 1ns/1ns module divider ( input clk, input rst, &nbs ...
`timescale 1ns/1ns module square_root ( input clk, input ...
//pll_locked_final = (pll_locked AND pll_locked_alt) //the time between 56 is 4us //The minimum pulse width for gxb_powerdown signal is 100 ns //The minimum pulse width for tx_digital_rst, rx_analog_rst and rx_digital_rst //is two parallel clock cycles // //Reset Sequence (1 2 3 4 5 6) / ...
扩展符号位之后直接相加。 例如4bit的二进制数a和5bit的二进制数b(均以补码的形式表示)相加得到c c = {2{a },a}+{b ,b};
`timescale 1ns/1ns module asyn_fifo #( parameter DATA_WIDTH = 16, parameter FIFO_DEPTH = 16 ) ( input&nb ...
module bin2gray #( parameter SIZE = 8, // this module is parameterizable ) ( input bin, output gray ); genvar i; generate & ...
在设计中经常会用于FPGA内部的一些硬件资源,比如芯片内部的RAM,DSP,PLL等资源在 一个设计中可能会使用到多块位宽,深度不同的RAM,如果每次都使用厂家提供的 megawiz工具去产生所需要的各个RAM,这样就会产生很多个代码。 本工程是一个用megawiz生成的8bit位宽,深度64的RAM ...
hebut_wolf
teresa_xie
seawang
zhouxuan2016
大智慧lcy
jwenag
jijiic
hirain123
烽火戏诸侯
running13
xxxqqq
1064170361
ElectroRent
wl1314
mjd888
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-13 07:07 , Processed in 0.015622 second(s), 3 queries , Gzip On, Redis On.