文件: sim.rar
module fsm_2 ( input clk, input rst_n, input enable, input data_in, output reg ...
文件: Verilog编程规范.txt
module byte_combine ( input rst_n, input clk, input &n ...
module decode16 ( input rst, input clk, input din,   ...
module shift_dly #( parameter DLY_DISTANCE = 3, parameter DATA_WIDTH = 8 ) ( input rst, input &n ...
定位问题时对于一个不确定是否可以重现的问题首先一定要保存现场的环境,然后再作出进一步的操作
接口逻辑的测试功能最好可以包括下面2点 1.发送固定数,PN序列,递增序列 2.数据采集功能 如果是源同步接口,需要对随路时钟进行检测,对跨时钟域的FIFO的读写地址,读写冲突进行统计
使用RAM时注意事项 1.是否会出现读写冲突 2.出现读写冲突时是否对数据有影响 3.是否存在读取未写入数据的区域,即是否会出现读取无效数据的情况 4.是否存在数据覆盖的情况,即原来区域内的数据还没有读取又写入新的数据的情况 ...
hebut_wolf
teresa_xie
seawang
zhouxuan2016
大智慧lcy
jwenag
jijiic
hirain123
烽火戏诸侯
running13
xxxqqq
1064170361
ElectroRent
wl1314
mjd888
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-13 06:00 , Processed in 0.014411 second(s), 3 queries , Gzip On, Redis On.