看了一个关于同步fifio的设计,这个设计还是比较简单的: `define DEL 1 module synfifo(clock,reset_n,data_in,read_n,write_n,data_out,full,empty); input clock,reset_n,read_n,write_n; input data_in; output data_out; output full,empty; wire clock,reset_n,read_n,write_n; wire data_in; reg &nbs ...
天气 : 阴雨 心情 : 平静 这两天又是一筹莫展,在quartus中通过lpm生成了一个移位寄存器,准备在modelsim中做综合后的功能仿真和布局布线后的时序仿真,可是一直有问题: # Loading novas.dll # Loading C:/Modeltech_5.5e/win32/../altera_cyclone.houfz # ERROR: C:/Modeltech_5.5e/examples/lpm_shift/par/sourc ...
我安装了quartus6.0,按照要求破解了license: Quartus 6.0破解说明: 1.将CD2中\crack\windows\复制到安装目录\bin\下覆盖原有文件,如c:\altera\quartus60\bin\ 2.将CD2中\crack\下的license.dat复制到硬盘任一目录下,如c:\altera\ 3.编辑license.dat,替换"CHANGEME"为你的网卡MAC地址或硬盘号 to any type of hos ...
呵呵,这个问题纠结了我两天了,刚才又试了一下就通过了,其实网上的资料说的很清楚的,但是操作起来还真的容易失误,所以说不会的时候觉得怎么这么难搞,会了之后、发现怎么这么简单! 首先为什么要在modelsim中加仿真库呢?我的理解是这样的,modelsim仿真功能强大,但是没有跟具体的器件相结合所以不能够进行时序仿 ...
本人最近设计了一个出租车计价器,使用的是verilog语言,仿真工具是modelsim,到目为止,只做到了功能仿真。但是在这个过程中最大的收获是:在一位牛人的指导下,编出来的代码实现了可综合的风格。对于代码和硬件的对应关系有了较深的概念。 基本要求:输入晶 ...
本页有 2 篇日志因作者的隐私设置或未通过审核而隐藏
hebut_wolf
teresa_xie
烽火戏诸侯
京存高性能存储
gratwo
ElectroRent
hirain123
kakaiki
edadoc2013
limubai
twoyyf
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-5-18 05:16 , Processed in 0.016232 second(s), 4 queries , Gzip On, Redis On.