将自己的走过的弯路和总结的经验与大家分享一下,希望对您有一点点的参考价值。 首先从先从如何成为一个合格的设计者说起吧!初学者觉得一切都是挑战,一切都新鲜,不知从何处下手。我总结了学习EDA逻辑设计的4个步骤,请拍砖! 1。 首先,应该好好学习一下FPGA/CPLD的设计设计流程。 不要简单的以为就是设 ...
常见的硬件笔试面试题目2 2007-05-01 16:44 1. setup time 和 hold time 不满足情况下应该如何解决? 2. 什么叫做亚稳态,如何解决? 3. Verilog中 = 和 = 有什么区别? 4. 画一个D触发器的原理图(门级),并且用verilog gate level表示出来; 5. 用最少的Mos管画出一个与非门; 6. 写一段finite ...
建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。 如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建 ...
http://www.edacn.net/html/29/46529-75528.html 1.setup和holdup时间,区别. 2.多时域设计中,如何处理信号跨时域 3.latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的 ...
http://blog.ednchina.com/riple/53898/message.aspx FSM是什么?FSM就是Finite(有限) State(状态) 机(Machine)的缩写。(之所以中英文混写,是为了强调学懂FSM的原理是根本,刻意去采用“几段式”的写法并不重要) riple FSM的“口味”,说的是FSM的种类和编辑方式,以及 ...
http://blog.ednchina.com/haibao/32451/category.aspx 两只电容串联起来,并在其两端施加电压信号,那么两个电容各分得多大的电压呢?这个问题在 google 上可以获得不同的答案。有说按照容抗进行分压,有说是根据电容的等效电阻值进行分压。究竟哪个是正确的呢?本文利用 Pspice 对此进行细致分析。 ...
http://blog.ednchina.com/haibao/32451/category.aspx 1. 超级伺服电路 最近在看《测量电子电路设计》一书,里面提到超级伺服电路。何谓超级伺服电路呢?超级伺服电路是一个积分电路,用于消除运算放大器失调漂移的电路。我们知道,运算放大器本身存在失调 ...
ORCAD CAPTURE 9.0 零件库解析capture v9.0 component library EDA中国门户网站fk ...
一、 单一变量的曲线逼近 Matlab有一个功能强大的曲线拟合工具箱 cftool ,使用方便,能实现多种类型的线性、非线性曲线拟合。下面结合我使用的 Matlab R2007b 来简单介绍如何使用这个工具箱。 假设我们要拟合的函数形式是 y=A*x*x + B*x, 且A0,B0 。 1、在命令行输入数据: 》x= ; 》y= ; ...
本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏
Riching
京存高性能存储
jason.aliang
cj_181888888
zhaowell
teresa_xie
ElectroRent
toradex
metotj
hirain123
18222691126
mjd888
模拟后端的小白
Iamliutt
xiaozhuo
edadoc2013
l030121
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-27 19:44 , Processed in 0.031432 second(s), 3 queries , Gzip On, Redis On.