1. 全程为design rule constraint 通常,target_library都有默认的max_transition, max_capacitance, min_capacitance DC会在target_lirary的设定值和用户设定值两者之间选择较小的那个 DRC比timing constraint的优先级高 2. 使用的命令:   ...
1 子类调用父类的member: super . computer_crc(); 2 子类和父类的handle相互赋值 parent = child; $cast (child, parent); 3 父类作为函数参数   ...
1. 三大机制 sequence, factory, config 2. OOP三大属性 封装(encapsulation), 多态(polymorphism), 继承(inheritance) 3.
1. 注释 1.1 空白行注释:#... 1.2 行注释:xxx ;#... 1.3 多行注释: if { 0 } {   ...
1. syntax 检查: dcprocheck TOP.con 2. Timing budget 2.1 综合时,如果不知道外部的timing的情况,一般 Input delay: 内部保留40% Output delay: 内部保留40% &n ...
1. 综合过程 RTL-GTECH- Gate Netlist + SDC GTECH : 只有DC使用,GTECH没有timing和load的特征 ddc :DC内部使用的一种binary design数据库格式,ICC和PT也可以使用 & ...
1. setup violation fix a. 采用驱动能力大的cell, 牺牲了面积,换取速度 b. 加入pipeline c. 在capture clock路径上加入delay cell, 加大skew 2. hold violation fix a. 在CTS后,在数据D端加delay cell
当走线太长时,分割成几段 1. original wire 每单位长度的R,C 假设有1000个单位长度的wire, Delay = K*1000R*1000C = KRC*(10^6) 分割成10段,加9个buffer 就变成Delay = K*100R*100C+9Delay(buf) = KRC*(10^4)+9Delay(buf)
1. Process:process factor 【0.9~1.1】 2. Voltage:电压越大,delay越小 3. 温度: 一般,温度越低,delay越小,速度越快 但是,在55nm以下, delay-temp呈v形分布
1. synchronous reset 缺点:需要clock才能完成复位 2. asynchronous reset
Riching
京存高性能存储
hirain123
limubai
zhaowell
teresa_xie
ElectroRent
toradex
metotj
18222691126
mjd888
jason.aliang
模拟后端的小白
Iamliutt
xiaozhuo
edadoc2013
l030121
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-27 15:45 , Processed in 0.254739 second(s), 3 queries , Gzip On, Redis On.