首页  |   论坛  |   搜论坛 搜资料 搜日志

TAG信息

FPGA

  • 创建者: venysky
  • 创建时间: 2008-08-06 14:17:16
  • 总信息数: 278

相关TAG

  • 暂无相关TAG
全部信息

资讯(69) 日志(206) 文件(3)

  • 380-Xilinx Kintex UltraScale FPGA KCU1500 Acceleration Development Kit

    orihard1 发表于 2018-06-08 15:56:09

       北京太速科技有限公司Xilinx Kintex UltraScale FPGA KCU1500 Acceleration Development KitProduct DescriptionThe Kintex® UltraScale™ FPGA Acceleration Development Kit is an excel...

  • ISE设计->(Gray与Binary的转换)

    cwfXcwfx 发表于 2017-12-06 19:47:25

    现代的数字设计中,考虑到实际应用要求,模块的时钟可能频率并不相同,跨时钟域这个比较令人痛疼的问题便油然而生了。为了满足建立时间和保持时间的要求,一种解决异步时钟域数据传送的时序违例方法出现了,采用F...

  • FPGA-全网公开课-第01期录播-《如何读懂别人的代码》

    xuehua_12 发表于 2017-12-06 15:12:03

    ✪ω✪   ✪ω✪   ✪ω✪福利来啦!FPGA公开课视频,如何读懂他人的代码http://www.mdy-edu.com/product/586.html.如想目前您正解决技术项目问题,随时call我(q8...

  • Modelsim加载多个波形文件对比

    Dany20 发表于 2017-05-17 22:55:05

    波形比较必须有一个Dataset,即至少运行两次仿真,第一次仿真波形保存为WLF文件,用来和第二次仿真生成的波形文件做比较。 波形比较可以在多语言混合仿真环境下进行。多语言支持类型参考于斌编写的《Modelsim电子...

  • FPGA新人

    一纸玫瑰 发表于 2017-05-12 16:33:35

    刚刚进军FPGA,希望前辈们多多指导 ,联系QQ:1310058234   邮件:yizhimg@163.com

  • 节省乘法器的16位复数乘法器

    mdykj33 发表于 2017-04-12 18:57:56

    一、功能描述在FPGA中乘法器占用的资源比较多,所以为了想办法尽可能减少这一资源,本案例采用了三个实数乘法器完成四个实数乘法器才能完成的复数乘法。本案例实现16位复数乘法器的功能。二、平台效果图仿真效果图...

  • 4位流水线乘法器

    mdykj33 发表于 2017-04-12 18:54:16

    一、功能描述流水线功能好比一个加工厂在创业之初,只有一间小车间及孤军奋战的老板,那么,当他接到一张订单之后,他必然忙于完成第1张订单,而没有能力去接第2张订单。这样接订单→完成订单→接订单→……是一个...

  • 明德扬至简设计法设计的8位串行乘法器

    mdykj33 发表于 2017-04-12 18:45:14

    一、功能描述在两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。二进制乘法原理:就是左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的...

  • 明德扬至简设计法设计的IP核加法器

    mdykj33 发表于 2017-04-12 18:33:31

    一、功能描述在Quartus II 和ISE中都有加法器的IP core,可以完成无符号数和有符号数的加、减法,支持有符号数的补码、原码操作及无符号数的加、减操作,引入了最佳流水线操作,可以方便的为用户生成有效的加法器...

  • xilinx中DCM和PLL的区别

    丧尸暴龙兽 发表于 2017-04-04 15:37:14

    http://www.cnblogs.com/xiaoyangshanren/p/5443405.html