x

锁相环(PLL)非线性分析基础:相位检测器和VCO建模

2025-11-13 08:09:13 EETOP
点击关注->创芯网公众号,后台告知EETOP论坛用户名,奖励200信元

锁相环 (PLL) 广泛应用于当代模拟和数字通信系统。在本文中,我们通过分析模拟分联率的关键组件,为模拟分联增板建立了非线性模型。

锁相环 (PLL)是一种负反馈系统,能够跟踪输入信号的载波分量的相位和频率。此功能使PLL可用于对具有抑制载波的AM信号进行同步解调等。在 FM 系统中,与其他选项相比,基于 PLL 的解调器通常具有卓越的噪声性能,尤其是在嘈杂的信道中。PLL还用于频率合成,并作为众多数字解调器的核心组件。

为了清楚地了解 PLL 的运行,我们需要为系统构建一个数学模型。在本文中,我们将重点介绍模拟 PLL 的非线性模型,这是探讨 PLL作要点的新系列的第一篇。在此过程中,我们还将开发乘法器相位检测器和压控振荡器 (VCO) 的模型。本次讨论将为本系列的下一篇文章奠定基础,该文章将研究一阶PLL在采集模式下的行为。

1.jpg

理想的鉴相器

鉴相器生成的输出信号与其两个输入信号之间的相位差成正比。因此,理想的鉴相器输出(vout)可以描述为:

图片

φ1是第一个输入的相位

φ2是第二个输入的相位

kd是以 V/rad 为单位的鉴相器增益。

从公式 1 中,我们看到理想的鉴相器将具有线性响应。实用的相位检测器通常表现出循环重复的非线性输入输出特性。然而,我们可以假设环路锁定点周围的窄相位范围内存在线性关系。相位检测器的增益可以定义为此时特性的斜率。

乘法器相位检测器

有几种不同的方法来实现相位检测器。在输入和VCO输出都是正弦波的PLL中,最常用的鉴相器是模拟乘法器,后跟低通滤波器。这种排列如图 2 所示。

 

AI7k3LFmWicwAso9dBb3uYiaVTictVFA/640?wx_fmt=png&from=appmsg&watermark=1#imgIndex=2" class="rich_pages wxw-img" data-ratio="0.41875" data-s="300,640" data-type="png" data-w="640" type="block" data-imgfileid="503572997" data-original-style="null" data-index="3" src="https://www.eetop.cn/uploadfile/2025/1113/1762992591180783.webp" _width="640px" alt="图片" data-report-img-idx="2" data-fail="0" style="-webkit-tap-highlight-color: transparent;padding: 0px;outline: 0px;max-width: 100%;box-sizing: border-box !important;overflow-wrap: break-word !important;vertical-align: bottom;height: auto !important;visibility: visible !important;width: 639.99px !important"/>

图 2.围绕模拟乘法器构建的相位检测器。

通常,吉尔伯特单元用于实现模拟乘法器。

考虑应用两个频率相同的正弦曲线 (ωc)但与上述电路的相位不同,定义为:

图片
使用基本三角恒等式,乘法器输出端的信号得到如下:
AIMPcM3mia91hTJscIhRRbQu8ib2g/640?wx_fmt=png&from=appmsg&watermark=1#imgIndex=4" class="rich_pages wxw-img" data-ratio="0.18524871355060035" data-s="300,640" data-type="png" data-w="583" type="block" data-imgfileid="503572999" data-original-style="null" data-index="5" src="https://www.eetop.cn/uploadfile/2025/1113/1762992598802239.webp" _width="583px" alt="图片" data-report-img-idx="4" data-fail="0" style="-webkit-tap-highlight-color: transparent;padding: 0px;outline: 0px;max-width: 100%;box-sizing: border-box !important;overflow-wrap: break-word !important;vertical-align: bottom;height: auto !important;visibility: visible !important;width: 582.976px !important"/>
输出包括对应于输入正弦参数的总和差分的分量。乘法器后面的低通滤波器会删除和频率分量,只留下差分量。因此,在低通滤波器的输出端,我们有:
图片

因此,对于给定的相位差,鉴相器的输出是一个直流项。

检相器输出随相位差呈正弦变化,如图3所示。

图片

 3 乘法器鉴相器的输出

假设环路增益足够大,当鉴相器输出为零时,锁相环(PLL)锁定。因此,对于乘法器鉴相器,当锁相环输入与压控振荡器(VCO)输出的相位差为 90 度时,环路实现锁定。正因如此,乘法器鉴相器常被称为正交鉴相器。

对式(4)关于相位差(Δϕ)求导,可得到鉴相器增益:

图片

需注意,鉴相器增益是相位差的函数。当Δϕ=0 时,增益为零;当环路在 Δϕ=90 度(π/2 弧度)处锁定时,鉴相器增益达到最大值:

图片

在任意 2π 区间内,存在两个不同的相位角可使鉴相器输出为零。例如,在–π 至 π 区间内,输出在–π/2 和 π/2 处均为零。核心问题在于:环路会锁定到这两个点中的哪一个?是否有可能在两个点都实现锁定?

要回答这些问题,需明确输入 - 输出特性的增益(或斜率)在一个点为正,在另一个点为负。根据锁相环反馈路径中其他组件的增益符号,其中一个点会形成负反馈系统,而另一个点会形成正反馈系统。

锁相环将锁定到与负反馈系统相关的点,另一个点则处于亚稳态,因此锁相环不会锁定到该点。

乘法器鉴相器建模

由上述分析可知,锁定状态下,乘法器鉴相器会使输入与压控振荡器输出之间产生 90 度相位差。考虑到这一点,我们在建立乘法器鉴相器模型时可简化符号。若锁相环输入表示为:

图片

根据这一新定义,当锁相环锁定时,相位角 ϕ₁和 ϕ₂相等。将 v₁与 v₂相乘并滤除倍频分量后,得到鉴相器输出:

图片

基于上式,可建立乘法器鉴相器模型,如图 4 所示。

图片

 4 乘法器鉴相器模型

该鉴相器模型作用于输入相位角(ϕ₁和 ϕ₂)而非输入信号(v₁和 v₂)。若已知工作频率(ω_c),则通过 ϕ₁和 ϕ₂可完全确定输入信号。

该模型已考虑前文讨论的标称 90 度相位差,因此锁定状态下满足 ϕ₁=ϕ₂

由式(9)可知,鉴相器增益是输入信号幅度(A₁)的函数。因此,设计锁相环时需了解随时间变化的输入信号电平。为解决这一问题,可在锁相环输入端采用硬限幅器。

有时我们会在上述模型中加入额外增益因子,以计入乘法器电路和 / 或后续低通滤波器的增益。

压控振荡器(VCO)建模

要分析锁相环,还需建立压控振荡器模型。压控振荡器的输出频率与其自由振荡频率(ω_c)的差值,与压控振荡器的控制电压(v_cont)成正比。数学上,输出频率可表示为:


图片

其中,k_vco 为压控振荡器增益系数,单位为弧度 秒 伏特 (rad/sV)。该单位适用于锁相环计算,因其与单位为V/rad的鉴相器增益兼容。

式(10)给出了压控振荡器的瞬时频率。频率是相位的时间导数,因此对式(10)积分可得到总相位,即压控振荡器输出正弦信号的辐角:


图片

分析锁相环时,我们仅关注辐角的第二项,即多余相位。这与前文鉴相器建模的讨论一致—— 鉴相器作用于输入信号的相位角。压控振荡器输出的多余相位 (ϕex为:


图片

基于上式,可建立压控振荡器的时域模型,如图 5 所示。

图片

 5 压控振荡器模型

需注意,输入为电压,而输出为相位量。一个关键细节是,压控振荡器的频率随输入控制电压几乎瞬时变化(见式 10),但其输出相位涉及积分运算(式 12),因此会保留历史值。

对式(12)进行拉普拉斯变换,可得到压控振荡器在频域的传递函数:


图片

整合模型

现已建立乘法器鉴相器和压控振荡器的模型,将二者结合可推导完整的锁相环系统模型(图 6)。

6.jpg


关键词: 锁相环 VCO 建模

  • EETOP 官方微信

  • 创芯大讲堂 在线教育

  • 半导体创芯网 快讯

全部评论