负责监管 PCIe 规范开发的 PCI-SIG 周三宣布，已完成 PCIe 7.0 规范的制定，并将其提交给组织成员，这标志着该技术发展的一个重要里程碑。此外，该公司表示已开始为 PCIe 8.0 进行路径探索 —— 这一互连规范将在 2030 年或更晚时间投入使用，其性能可能是 PCIe 7.0 的两倍，通过 16 条通道实现双向 1 TB/s 的带宽。同时，该公司重申了计划在今年晚些时候启动 PCIe 6.0 硬件互操作性测试的计划。 

尽管 PCIe 8.0 仍需数年时间，但 PCIe 7.0 已近在咫尺。PCIe 7.0 规范将每条通道的双向数据传输速率提升至 128 GT/s，是 PCIe 6.0 支持速率的两倍，更是 PCIe 5.0 的四倍。如此显著的性能提升使得配备 16 条 PCIe 7.0 通道的设备在不考虑协议开销的情况下，每个方向可传输高达 256 GB/s 的数据。新版本接口继续使用 PAM4 信令，同时保留了 PCIe 6.0 首次引入的 1b/1b FLIT 编码方法。

为实现 PCIe 7.0 128 GT/s 的创纪录数据传输速率，开发者不得不将物理信令速率提升至 32 GHz 或更高。需要注意的是，PCIe 5.0 和 6.0 均使用 16 GHz 的物理信令速率，通过 NRZ 信令实现 32 GT/s，通过 PAM4 信令实现 64 GT/s（每个符号传输两位）。而 PCIe 7.0 是自 2017 年以来首次提升物理频率，这需要在各个层面进行大量工作 —— 因为使用铜线在 32 GHz 下长距离保持信号完整性极具挑战性。

除了原始吞吐量，此次更新还提升了电源效率，并增强了对更长或更复杂电气通道的支持（尤其是在使用布线解决方案时），以满足下一代数据中心级高带宽应用的需求，例如 800G 以太网、超以太网和量子计算等。 

可以说，PCI-SIG 今日最引人关注的公告是其声明已启动 PCIe 8.0 的路径探索，组织成员正积极探索该标准的可能性并定义其功能 —— 该标准将在 2030 年及以后使用。有趣的是，当被问及 PCIe 8.0 是否会将双向数据传输速率翻倍至 256 GT/s（并通过 16 条通道实现双向 1 TB/s 带宽）时，PCI-SIG 总裁阿尔・亚内斯（Al Yanes）表示，尽管这是目标，但目前不愿做出任何明确承诺。此外，他还提到 PCI-SIG 期待推出 PCIe 8.0，除了光互连，该标准还将在铜线上实现更高性能。

随着 PCIe 7.0 标准的正式发布，包括 AMD、英特尔和英伟达在内的 PCI-SIG 成员可以开始完成支持该规范的平台开发。PCI-SIG 计划在 2027 年启动初步合规性测试，官方互操作性测试定于 2028 年。因此，如果一切按计划进行，预计实际的 PCIe 7.0 设备和平台将在 2028-2029 年期间上市。