外媒Semiconductor Engineering 报导，三星电子于产业会议Memcon 2024 表示，2025 年后进入3D DRAM 时代。
图源：pixabay
DRAM 产业将于2030 年前将制程压缩至10 奈米以下，现有设计方案更难扩展。厂商正在开发3D DRAM 多种创新型设计，以提高记忆体性能。
三星展示两项3D DRAM 技术，包括垂直通道电晶体（Vertical Channel Transistor）和堆叠DRAM（Stacked DRAM）。相较传统电晶体结构，垂直通道电晶体将通道从水准变为垂直，大幅减少元件面积，但提升刻蚀精确度要求。相较2D DRAM 结构，堆叠DRAM 可充分利用Z 轴向空间，较小面积容纳更多存储单元，单晶片容纳提升至100G 以上。 3D DRAM 市场发展，有望2028 年达千亿美元规模。为了与其他记忆体制造商竞争，三星年初在美国矽谷设立新3D DRAM 研发实验室，以开发先进记忆体。
免责声明：本文由作者原创。文章内容系作者个人观点，转载目的在于传递更多信息，并不代表EETOP赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题，请及时联系我们，我们将在第一时间删除！
