TSRI在去年12月下旬公布，于IEEE国际电子器件会议IEDM（
International Electron Devices Meeting）线上会议中，与日本产业技术总合研究所共同开发低温芯片键合技术；相关技术可将不同通道材料的基板，直接键合成一个基板，并应用在互补式晶体管器件上。
这项技术可有效减少器件的面积，提供下一代半导体在多层键合与异质整合的研究可行性参考。
日本经济新闻中文网今天报道，这项共同研究计划从2018 年启动，日本和台湾研究机构各自发挥优势；日本产业技术总合研究所利用先前累积的材料开发知识和堆叠异种材料的技术，TSRI在异质材料堆叠晶体管的设计和试制技术上提供协助。
相关技术是将硅（Si）和锗（Ge）等不同通道材料从上下方堆叠、使「n 型」和「p 型」场效应晶体管（FET）靠近、名为CFET 的结构。
报道指出，与之前晶体管相比，CFET 结构的晶体管性能高、面积小，有助制造2纳米以下线宽的新一代半导体；此次开发的新型晶体管，预计应用在2024 年以后的先进半导体。
日本产业技术总合研究所表示，相关技术在世界上是首次，规划未来3 年内向民间企业转让技术，实现商用化。
晶圆代工龙头台积电也积极布局先进半导体制程，董事长刘德音日前指出，台积电3纳米制程依计划推进，甚至比预期还超前一些。台积电原订3纳米今年试产，预计2022 年下半年量产；台积电规划3纳米采用鳍式场效晶体管（FinFET）架构，2纳米之后转向环绕闸极（GAA）架构。
台积电日前也公告赴日本投资定案，将在日本投资设立100% 持股子公司，实收资本额不超过186 亿日圆，约1.86 亿美元，扩展3D芯片（3DIC）材料研究，预计今年完成。
