新版软件可提高性能、加快设计收敛速度并提供了更好的信号完整性分析能力
2006 年 8 月 31 日， 中国北京 —— 赛灵思公司 （ Xilinx, Inc. (NASDAQ:XLNX) 今天宣布即日起推出 PlanAhead™ 分层设计和分析软件 8.2 版。新版软件支持赛灵思公司最新的 Virtex™-5 LX 系列 65nm FPGA 器件。配合赛灵思公司的集成软件环境（ ISE™ ）设计工具， PlanAhead 8.2 软件实现了比竞争解决方案高出两个速度等级的性能优势和成本优势。
PlanAhead 8.2 可充分发挥 Virtex-5 LX ExpressFabric™ 技术、 550MHz DSP48E 逻辑片以及灵活时钟管理单元所带来的独特优势 ， 从而达到无与伦比的性能水平。此外， PlanAhead 8.2 还提供了强大的精确信号完整性分析功能，进一步增强的图形用户界面也使设计人员可以更快速地评估多种设计实施策略，从而加快时序收敛的速度。
提升信号完整性和设计生产力
PlanAhead 8.2 提供了检查加权平均同步转换输出（ WASSO ）分析界限的功能。利用这一功能，设计人员可以方便地限制FPGA输出端存在的地反弹的极限，从而避免FPGA所驱动的其它器件工作出错。这样，设计人员就可以更为高效地管理I/O组的地反弹，从而获得更好的信号完整性。
PlanAhead 8.2 进一步扩展了 ExploreAhead 设计尝试工具的功能，用户可以尝试运行不同布局规划的多种设计实施方案，从而获得最优化的结果。这些不同的设计实施方案可以按队列运行，当存在多个处理器时也可以并行运行。此外 ， ExploreAhead 工具还改善了目录管理和进程管理功能 ， 并加强了与 ISE 环境中 FPGA 位流生成应用的集成。
PlanAhead 8.2 版软件的其它增强还包括改善了物理约束的管理以及 IO 引脚属性视图，从而提供更为流畅的设计尝试和布局规划环境。
关于赛灵思PlanAhead软件
赛灵思 PlanAhead 软件优化了综合和布局布线之间的设计步骤，为设计人员提供了更强的控制和洞察能力，使他们能够降低设计反复的次数并达到 Fmax 设计目标。该工具允许设计人员利用基于时钟块的设计方法将布线拥塞降到最低、简化时钟和互连复杂性并尝试不同的实现方案来避免下游可能出现的问题。
PlanAhead 8.2 是 Xilinx ISE 设计套件的选件 ， 支持所有主要的操作系统。单用户许可证费用（包括培训费用）为5995美元。同时还可提供多用户许可证以及培训服务包。
Xilinx Virtex-5 FPGA 简介
基于业界最先进的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric 技术和经过验证的 ASMBL ™ 架构 ， Virtex-5 系列代表了赛灵思屡获殊荣的 Virtex 产品线第五代产品。主要设计团队在工艺技术、架构和产品开发方法学方面的创新，使Virtex-5 FPGA在性能和密度方面取得前所未有的进步 —— 与前一代 90纳米FPGA 相比，速度平均提高 30%，容量增加 65% —— 同时动态功耗降低 35%，静态功耗保持相同的低水平，使用面积减小 45%。 Virtex-5 LX 平台第一批产品交付工作始于今年初，未来平台产品将会不断推出。如果希望了解更详细信息 ， 请访问 www.xilinx.com/cn/virtex5 。
