将模拟子系统引入RISC-V

2023-06-08 11:52:31 来源:EETOP

RISC-V 线下研讨会开启报名!" linktype="text" imgurl="" imgdata="null" data-itemshowtype="0" tab="innerlink" data-linktype="2" hasload="1" style="margin: 0px; padding: 0px; outline: 0px; text-decoration-line: none; -webkit-tap-highlight-color: rgba(0, 0, 0, 0); cursor: pointer; max-width: 100%; letter-spacing: 0.578px; visibility: visible; box-sizing: border-box !important; overflow-wrap: break-word !important;">特别提醒:RISC-V 线下研讨会开启报名!

当我们提到RISC-V时,我们往往会想到数字电子和计算。虽然两者之间存在很强的相关性,但仍有许多公司正在开发由 RISC-V 技术提供支持的模拟 IP 解决方案。Agile Analog 就是这样的一家公司,它以使用数字电子产品创建可配置的模拟 IP 解决方案而闻名。

本周,Agile Analog 宣布将为RISC-V应用推出完整的模拟 IP 子系统,重点放在电池供电的物联网解决方案上。在本文中,我们将了解Agile Analog 的三个 IP 子系统,以及它们将如何使 RISC-V 社区受益。

AgilePMU

Agile Analog 向 RISC-V 生态系统推出的三个 IP 子系统中的第一个是一系列电源管理单元。这些来自 Agile Analog 的电源管理单元称为agilePMU,是用于SoC/ASIC 的高度集成 PMU。

image.png
agilePMU的框图。图片由Agile Analog提供

agilePMU 设计有一个集成数字控制器、两个可单独编程的低压降稳压器 (LDO) 和一个内部带隙电压参考,旨在将 RISC-V 系统的性能与低功耗运行融为一体。该产品旨在监控电力系统的实时状态并提供反馈以确保最佳系统性能。

AgileSMU

除了 PMU 产品,Agile Analog 还将在其RISC-V 子系统宏中 包含一个称为agileSMU的睡眠管理单元 (SMU)。

图片
agile SMU 框图。图片由Agile Analog提供

agileSMU 是一种低功耗解决方案,旨在以及时可靠的方式将 SoC 从睡眠模式唤醒,同时最大限度地提高电源效率。为此,agileSMU 由一个范围从 32 kHz 到 20 MHz 的可编程振荡器和几个用于启动 SoC 唤醒的低功耗比较器(1.5 uA 活动电流)组成。SMU 还包括一个启动时间为 10 us、断言时间为 5 us 的上电复位 (POR),以确保 SoC 的启动复位。
在 IoT 系统中,由于主 SoC 进入睡眠模式以节省电量,因此该 SMU 可以确保低功耗运行。 

Agile传感器接口

Agile Analog 的 RISC-V 产品组合中包含的三个 IP 子系统中的最后一个是其传感器接口产品,称为agileSensorIF

agileSensorIF 解决方案旨在以高效和高性能的方式实现传感器与主 SoC 的接口。agileSensorIF 解决方案具有多个集成块,例如 ADC、DAC、低功耗模拟比较器和相关的带隙发生器。此外,该系统具有集成的配置和控制逻辑,以实现系统的可确认性和控制。

图片
agileSensorIF的框图。图片由Agile Analog提供

与大多数Agile 解决方案一样,这些模块中的每一个都是可配置的,包括 ADC 和 DAC 的数量以及它们的位深度和采样率。达到最大值后,ADC 可以达到 12 位分辨率和 64 MSPS 的采样率,而 DAC 可以达到 12 位分辨率和 20 MSPS 的速率。
文章由EETOP编译整理自allaboutcircuits


  1. EETOP 官方微信

  2. 创芯大讲堂 在线教育

  3. 创芯老字号 半导体快讯

相关文章

全部评论

@2003-2024 EETOP