且用且珍惜- 浅说DFT 工程师三大法宝的使用

2015-06-24 17:37:09 来源:N

众所周知,芯片主要由三大部分构成.

芯片示例-可见下图

 

1 与电路板和其他芯片的接口-IO pad

2 存放程序的空间-ramrom

3 搭建逻辑电路的基本组件 标准逻辑单元

我们DFT工程师所有的工作的目的只有一个-设计和插入数字电路,测试整个芯片的制造质量,筛选出没有制造缺陷的芯片

针对芯片的三大部分,我们DFT工程师手里有三大法宝

BSCAN技术-- 测试IO pad,主要实现工具是Mentor-BSDArchit,sysnopsy-BSD Compiler

MBIST技术-- 测试mem,   主要实现工具是MentorMBISTArchitect  Tessent mbist

ATPG 技术-- 测试std-logic,  主要实现工具是:产生ATPG使用Mentor TestKompress synopsys TetraMAX;插入scan chain主要使用synopsys DFT compiler

 

以上三类工具licenses较贵,特别是ATPG工具,很多IC公司都只有几个,经常run case时出现拿不到license的情况,所以大家只能“且用且珍惜”了。

 

以下对工具的使用原则做一些介绍

 

ATPG工具

Insert scan:

1.         虽然教科书会介绍很多种DFT DRC,但是在实际设计中95%的工作在修复scan_clkscan_resetDRC violation

2.         修复clk/reset violation 的方法主要是用DC插入mux ,目的是使在scan_modeclkreset芯片scan_clkscan_reset pad控制。 同时,scan_clkscan_reset pad会用于ATE芯片施加激励

3.         插入scan时,DFT Compiler必须修复的DRC violations 类别为D1/D2/D3/D9

4.         做全片级的DFT设计时,需要在scan_in,scan_out,scan_reset,scan_clkIO pad OEN/IE/REN端插入mux,控制pad的输入和输出方向

 

Atpg patterns产生和仿真

1.         所有的模拟模块,例如PLL,POR等,一般设置为black-box,无法用ATPG测试其内部

2.         芯片clk,power,reset的控制寄存器,一般不会放到scan_chain上,以免在测试时由于寄存器的动作,改变芯片工作状态

3.         考虑power domain的开关,一般必须保证在scan测试时,所有power domain都打开,每个数字标准单元都能测试到。

4.         如果有模拟的IO pad,一般必须在产生patternmask掉,因为他们不是数字的,ATPG工具无法控制它们

5.         业界一般使用DC插入OCC (on chip clocking)模块,实现at-speed scan测试电路

 

MBIST工具

目前使用较多的是MBISTArchi,但是Tessent MBIST以后会成为主流。原因是Mentor公司2013年已经宣布MBISTArchi将不再提供技术支持,而且Tessent MBIST技术更为先进。

1.         所有的MBIST设计应该考虑diagnose,加入diagnose电路,方便诊断mem故障,这会在芯片量产时大大提高成品率。

2.         由于ARMMentor有合作,Coretex-A9以上的ARM核具有share-bus接口,可以很好支持Tessent Mbist,就能够实现ARM内核的mem的高速测试和访问,也提高了ARM CPU的性能。

3.         Tessent MBIST会使用JTAP,只占用TCK/TMS/TDO/TDI/TRST五个pad,MBISTArich使用更少的pad资源

 

BSCAN 工具

1.         所有的模拟IO,一般无法用bscan测试,不要加上bscan_cells

2.         所有需要测试的数字padOEN/IE/REN bscan_mode下,需要插mux来控制

3.         所有需要测试的数字padPU/PD bscan_mode下,一般需要插mux来控制,保证在bscan_mode下,PUPD=0,才能使bscan HIGHZ测试仿真通过

4.         所有JTAG的强制要求指令如IDCODE,EXIST必须在bscan电路中实现,特别是BYPASS


那么对DFT工具的使用,Kevin He抛砖引玉,请朋友们畅所欲言。

问题

1)         如何用可测性设计ATPG工具实现at-speed测试

2)         如何使用BSCAN工具中实现PLL测试

3)         使用Tessent MBIST实现at-speed测试

4)         BSCAN工具会在pad的那些端口上连上bscan cell?

关于MBIST/SCAN/BSCAN的技术介绍,我们可以参看《数字系统测试和可测试性设计》一书,书中有更为详细和系统的介绍,该书近期将由机械工业出版社出版

作者简介

贺海文,EETOP特约作者。曾供职英飞凌微电子,Intel资深DFT工程师,现为灿芯半导体DFT主任工程师,主要从事VLSI/SOC产品的DFT相关工作。作者是国内第一批在专业芯片设计公司从事专业DFT设计的工程师,有8年以上DFT设计和验证的丰富经验,对DFT技术有深刻认识,实战经验丰富,完成了多款大规模量产基带芯片SOC的DFT设计,同时作为DFT专家,在公司内部主持DFT相关培训。



X