首个基于验证计划的验证IP集成了兼容性管理和多语言支持
【美国加州圣荷塞市2006年8月8日】Cadence设计系统公司（NASDAQ: CDNS）今天推出了Universal Verification Components(UVCs)。它是可复用验证IP（VIP）的一个新产品，能将兼容性管理和多语言的灵活性与基于模拟的
测试环境先进技术相集成。UVC能降低质量和进度延迟的风险，以及对特殊协议专业技术的要求。这使得设计公司能将精力集中在自己的核心商业价值上－设计差异化。
全新的Cadence®验证组件IP包括一个独特的可执行验证计划（vPlan），用以驱动验证过程的管理并自动检验协议的兼容性。此外，UVC是业界唯一的对IEEE支持的所有标准语言提供支持的VIP， 包括用于
测试环境的SystemVerilog 和e，以及用于设计的SystemC、VHDL和SystemVerilog。
“验证器件接口是一项要求高而且复杂的工作，” Clearspeed公司的工程副总裁Russell David说，“我们选择了Cadence的vPlan，对与Cadence的合作过程中所获得的支持和实际经验感到非常满意。”
Cadence将推出客户最需要的用于协议的UVC，如
ARM公司的AMBA AHB和AXI、PCI Express、以太网和USB等。 UVC扩展了Cadence公司现有的
测试环境验证IP技术组合。每一个UVC都针对协议规范经过预先验证，并基于Cadence被业界肯定的能实现“即插即用”的Plan-to-Closure 方法学。借助这种新一代的VIP，客户可以使用高度集成的设计方法学，极大地缩短设计周期，简化模块、
芯片和系统级验证环境的使用。凭借强大的技术组合、设计方法学和基于工艺自动化的性能，UVC提供一个可靠的多语言解决方案，使每一位设计师或验证师从中受益。
“随着设计和验证挑战日益复杂，越来越多的客户要求YOGITECH公司与之分享其深入的专有技术和验证IP，以改善其生产率和验证过程的可预测性，” YOGITECH公司首席执行官Silvano Motto说，“作为Cadence验证联盟的长期合作伙伴和Incisive验证IP提供商，我们清楚地看到我们的客户在努力实现协议兼容和验证收敛时，基于vPlan的UVC将带给他们的巨大价值。”
“已有数千个客户项目通过使用我们的预验证组件获得了巨大成功，” Cadence公司验证部门全球副总裁Steve Glaser说，“我们正利用被业界肯定的专有技术，为客户提供下一代多语言通用验证组件，帮助我们的客户更快地实现从计划到验证收敛。”
UVC业已上市。其客户范围将于2006年第三季度进一步扩大。
关于Cadence Cadence公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端
半导体器件、印刷电路板和电子系统。Cadence 2005年全球公司收入约13亿美元，现拥有员工约5100名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。关于公司、产品及服务的更多信息，敬请浏览公司网站
http://www.cadence.com.cn 媒体联络请洽： 杨丽莉
Cadence系统设计公司
电话：021 - 61222358
Email：
lilyyang@cadence.com 方露/常乐
科闻100公共关系（中国）有限公司（Cadence系统设计公司公关代理）
电话：010 - 658321312/5
Email：
luf@text100.com.cn indy.chang@text100.com.cn | >> 发布时间：2006-08-08 |
 |
|
| © 2003-2006 Cadence Design Systems, Inc. All Rights Reserved. |
京ICP备05019826号 |
