据悉，网友 @CyberPunkCat 在 Twitter 上泄露了这份机密文档，其中似乎有提及 Zen 3 相关的变动详情，我们或在 Ryzen 4000“Vermeer”系列桌面处理器上见到。
仔细查看后，可知该文档似乎专为 AMD 19h 处理器家族的 Model 21h B0 处理器（即 Zen 3）提供了编程参考（PPR），此前我们也在 Zen+ 和 Zen 2 架构上见到过 17h 家族的各种型号和修订版本。
需要指出的是，AMD 通常会在产品正式推出之后，才会向开发者提供相关文档，因而这份文档上泄露的内容或许还不够完整。
Zen 3 最显着的变化，或许体现在 CCD / CCX 模组的配置优化上。
尽管沿用了多芯片模块（MCM / 又称小芯片）的设计、每两组搭配着一个 I/O 芯片，但 Zen 3 的每组 CCX 将合二为一、且支持单线程（1T）或同步多线程（SMT / 2T）的八核配置。
换言之，Zen 3 将能够更加轻松地实现与 Ryzen 9 3950X 相同 16 核 / 32 线程。至于 AMD 最高会向 HEDT / 消费级桌面平台推出怎样的选项，仍有待时间去检验。
此外，Zen 3 的缓存子系统也迎来了重大的设计变更 —— 一组 CCX 上的所有八个核心，将能够共享 32MB 的 L3 缓存。
作为比较，Zen 2 上的两组 CCX 只能各自调用 16MB 的 L3 缓存。此外每个内核还有 512KB 的 L2 缓存，每组 CCD 总共有 4MB L2 缓存。
有趣的是，AMD 还加强了可伸缩数据结构（SDF）。作为 Infinity Fabric（简称 IF）通信主干，其掌管着内核、内存控制器、以及其它 I/O 元素之间的数据传输和一致性。
文档指出，Zen 3 的 SDF 现支持在每个 DRAM 通道上处理 512GB 的容量。此外可伸缩控制结构（SCF）也可能迎来一些小的更改，它是 Infinity Fabric 负责的另一半主要信令。
值得一提的是，Zen 3 似乎正在通过两个统一的内存控制器（UMC）来拓展内存接口，让每个控制器支持一个 DRAM 通道、每个通道支持两个 DIMM 。
辅以 Zen 2 时代就已支持的 DDR4-3200，看起来 Zen 3 将与 Zen 2 中的 Fusion Controller Hub（FCH）保持基本相同的功能和连接性。
最后，除了历代保留的“一点点”时钟性能提升（主频和 IPC），Zen 3 似乎也将进一步完善 AMD 的 MCM 方案，重点在于改善延迟和一致性。
免责声明：本文由作者原创。文章内容系作者个人观点，转载目的在于传递更多信息，并不代表EETOP赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题，请及时联系我们，我们将在第一时间删除！
