Achronix半导体公司出席了在北京亦庄举行的“2018北京微电子国际研讨会暨IC WORLD大会（世界集成电路大会）”，公司亚太区总经理罗炜亮（Eric Law）出席了大会的人工智能（AI）与半导体专场，并介绍了Achronix的Speedcore嵌入式FPGA（SpeedcoreeFPGA）在人工智能芯片设计中的诸多优势和广泛应用。
Achronix亚太区总经理罗炜亮在世界微电子大会人工智能专场上演讲
2018北京微电子国际研讨会的指导单位包括工业和信息化部、科学和技术部以及北京市人民政府；主办单位包括北京市经济和信息化委员会、以及国家集成电路产业投资基金股份有限公司；承办单位包括北京经济技术开发区管理委员会、北京半导体行业协会、国际半导体产业协会（SEMI）、华美半导体协会（CASPA）、中芯北方集成电路制造（北京）有限公司和北方集成电路技术创新中心（北京）有限公司。
Achronix公司今年首次参加了北京微电子国际研讨会，并在大会的人工智能与半导体专场上，就SpeedcoreeFPGA在人工智能中的应用发表了演讲。罗炜亮表示：人工智能正在重塑世界的运行方式，为商业和工业系统开启了无数的机会。人工智能应用遍及多个市场，如自动驾驶、医疗诊断、家用电器、工业自动化、自适应网站和财务分析等等，甚至将这些系统连接在一起的通信基础设施也正朝着自动化自我修复和优化方向发展。这些新的架构将执行诸多功能，例如负载平衡以及基于由经验得出的预测来分配诸如无线信道和网络端口等资源。
针对人工智能应用，FPGA提供了一种方法来实现自定义处理器和内存管理技术的优点，而不需要将实现锁定到一个特定的、不变的硬件结构上。现在，诸如Achronix的Speedster等许多FPGA架构提供了完全可自定义的逻辑和数字信号处理（DSP）引擎的混合结构，它们可支持固定和浮点运算。在许多情况下，DSP引擎可采用由8位或16位单元来组成一种构建模块，这种方法可以将它们组合起来以支持更高精度的数据类型。通过用逻辑阵列中的查找表（LUT）中来实现相关逻辑也能够适用于低精度。
嵌入式可编程逻辑通过消除对面积大、功耗高的I / O电路的需求，来缩减了芯片的总面积
而诸如Achronix的Speedcore这样可集成在芯片上的嵌入式FPGA硅知识产权（IP）模块，在人工智能以及其他加速应用中，还通过以下方式节省了大量的硅片占用面积：消除一款独立FPGA芯片上占用很大面积和功耗很高的输入/输出单元（I / O）；将固定的功能转移至更高效的专用集成电路（ASIC）模块； 将重复功能转换为Speedcore自定义模块，从而实现进一步更加高效的处理并缩减面积和功耗。
通过参加此次世界集成电路大会的人工智能专场，Achronix正和其他产业生态中的伙伴一起，加速中国高端FPGA芯片和带有eFPGA的先进系统级芯片（SoC）的设计，从而在包括5G、先进数据中心、智能网联汽车、数字医疗、边缘计算和超级计算等等诸多领域内为国内厂商去实现世界级的创新提供先进的芯片和解决方案。
通过使用Speedcore自定义模块可缩减41％的芯片占用面积
本届世界集成电路大会以“技术创新引领，产业链协同发展”为主题，首次在已举办19届的北京微电子国际研讨会之外增设了产业博览会，200多家集成电路产业上下游企业参展。大会以推动京津冀为核心的集成电路纵向整合及产学研协同创新为目标，致力于提升北京集成电路产业的影响力与吸引力，助力北京全国科技创新中心建设，搭建了多层级的沟通平台。
Achronix已推出题为《AI应用的理想解决方案 — SpeedcoreeFPGA》白皮书，不久将在Achronix微信公众号上连载，欢迎大家关注。
