汗点瓷的个人空间 https://blog.eetop.cn/1412893 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

DC

已有 879 次阅读| 2018-6-21 14:59 |个人分类:DC|系统分类:芯片设计

                                                  DC: 了解一下
        design compiler: RTL code ==> verilog netlist 
分三步:
1.transition
2.logic optimization
3.gate mapping
transition:
RTL code ---> Gates (GETCH or unmapped ddc format)
link_library have two default files , i.e getch.db and standard.sldb.
getch.db,standard.sldb: 作为logic cell lable and IP block lable
,构成gate level 连接电路图。
logic optimization: 未完待续。

点赞

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 3

    粉丝
  • 0

    好友
  • 1

    获赞
  • 2

    评论
  • 1174

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:16 , Processed in 0.024653 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部