延迟锁相环（DLL）

延迟锁相环（Delay-locked loop，DLL）的结构与普通锁相环（Phase-locked loop，PLL）相似，它只是用电压控制延迟线（VCDL，Voltage Control Delay Line）代替了压控振荡器。其结构框图如图2所示，一个普通的DLL包括4个主要模块：鉴相器、电荷泵电路、环路滤波器及VCDL。其中压控延迟线是由一系列电压控制的延迟可变电源串联而成的开路链，其输出信号是输入信号的延迟ntd。把压控延迟线的输入和输出送入鉴相器中进行比较，通过锁相环路使两者之相差锁定在一个周期（同相比较）或者半个周期（倒相比较），则每个延迟单元的延迟时间即为T/n或T/2n，其中n为延迟的级数。

DLL中的鉴相器的作用是鉴别相位误差并调节电荷泵的误差，以此来控制压振荡器的输出频率，常见的鉴相特性有余弦型、锯齿型与三角型，鉴相器可以分为模拟鉴相器和数字鉴相器两种，其主要指标有：

（1）鉴相特性曲线。也就是鉴相器的输出电压随输入信号相位差的变化曲线，该特性要求其为线性且线性范围要大。

（2）鉴相灵敏度。即单位相位差产生的输出电压，单位为v/raJ。理想鉴相器的鉴相灵敏度应与输入信号的幅度无关，鉴相特性为非线性时，一般将其定义为Pt=0点上的灵敏度。

（3）鉴相范围，也就是输出电压随相位差单调变化的相位范围。

（4）鉴相器的工作频率。

DLL中的电荷泵实际上是一个电荷开关，它可让相位的差异和超前滞后转化为电流，然后通过一阶电容的积分作用再转化成控制电压，然后用这个反馈控制电压来控制延迟时间，以使之达到所需要的相位延迟。

该DLL有两个作用：一是检测占空比；二是检测时钟抖动，由于延迟锁相是50%的时钟周期，因此当鉴相器（PDF）检测到占空比大于50%时，电荷泵（CP）往上使占空比降低，反之则往下使占空比上升。(