如果所有的mos都在饱和区遵守I=1/2u*cox*w/L*（vgs-vth）^2这个公式，也许天下太平，模拟工程师就可以和数字工程师一样直接写代码，一天做成百上千个opa了，spice也没人要了，bsim小组也可以解散了。

可惜事实不是这样。先说最基本的修正吧。上面公式里就没有vds的影响，等效r0无穷大。现实中最早就修正了（1+lamda*vds)，这个公式似乎是从双极中借鉴来的。进一步，又把lamdda和管子的L做了关联，保证L越大ro越大。不过关于ro的准确性，似乎有人认为模型不能做的很准，是不是这样，就不清楚了。不过应该没有人做电路依赖精确的ro值（周末看文献，提到做模型参数提取时判断依据是IV曲线的rms误差最小，但是ro是IV曲线的导数，因此当rms误差最小时，未必ro很准。由此看来gm应该也有同样的问题。不过好在我们通常依赖的是很大的gmro做负反馈，而gm-C滤波器中也常常要校准，所以不准就不准）。

再进一步的修正，我记得有DIBL效应（看了一下器件书，这个效应似乎主要在亚阈值区提）。这个名字很酷。意思也很简单，漏致感应势垒降低，就是加上vds之后，vds越大，对应的vth越小。这反映在I vs. vds的曲线上，就是让曲线也上翘，等于也引入了ro。

再就是大尺寸下名义w与L和实际w，L是有差别的，小尺寸下w和l会影响vth（对其他各个参数也有影响，但似乎对vth的影响最有名）。至于vth是随w和l变大还是变小，我也记不住了，貌似不同工艺还不一样（印象中对两大foundry的.13做过仿真）。这个效应估计也没人敢用，于是大家就用较大的w和L，避免很小的delta引入很大的匹配误差。至于多少算合适，貌似也是随人而定。保险的话就取大点，不得不做的很快的，或者对匹配要求不严的，小点就小点。

再著名的效应应该是速度饱和了吧。这是针对横向电场而言（vds），当电场增大到一定程度，载流子速度基本不变，电流也就随之不增加。对设计者而言，在外的表现就是器件特性变化了，从vgs-vth的平方律变成了线性关系。如果单纯这样变也没什么，但实际中是平方率和线性关系的混合了。在最简单模型中定义vdsat=vgs-vth，就是vds过了这个电压，对I的影响就减弱了。现在仍然可以定义vdsat，饱和电压，不过这个就是速度饱和引起的饱和电压与原来的vgs-vth的混合体。所以vdsat与vgs-vth就没什么直接关系了。不过大趋势应该还是一致的。

说到这里，应该是很多人经常问的，怎么vdsat不等于vgs-vth啊。如果用我上面的解释估计仍然不足。在有些时候，即使采用最简单的模型（没有考虑速度饱和效应），等式也不成立。这是由于平方率公式仍然做了一些简化。level1的模型采用平方率公式，之后的模型都改用更复杂一些的模型公式，所以vdsat!=vgs-vth是常态。常用的bsim公式中给出了vdsat的公式，很复杂，不过核心思想应该还是上面的一些东西。同样，vth也有自己的定义，类似的gm，ro。我估计如果真有人有心，把bsim的公式重新计算一遍，理论上应该和仿真器给出的值是一样的。我是不愿意做这事情，相信仿真器好了。

其他的效应我一时记不住，暂时留在这里。

在版图上有名的影响应该是sa，sb，sc了。这是LOD效应提取出来的几个参数，对应栅到有源区边缘的距离。曾经有foundry刚开始给的提取文件里这个都不提，可见是alpha版。这几个参数对版图的匹配影响很大，不过好在也很容易发现。

到了65nm工艺，又出来了WPE，提取出的是sca,scb,scc。这个公式很复杂了，不过对应的是有源区和栅到阱的距离。在设计中，对vth影响很大。所以画版图更麻烦了，匹配更难做了。

上面两个给版图带来的最大影响应该就是m与finger是不太一样了。另外，如果用共享有源区的方法，ABBA一定是不匹配的，虽然他中心对称。要是不共享有源区，还可以，不过按以前的说法，寄生电容变大了（貌似以前做ABBA，考虑到电容也是不匹配的，不过做ABBA一般都是要求中等的，不会考虑这么多）