1. MOSFET结构

2. 推导电学特性（I/V关系）

3. 介绍MOS管的二阶效应（体效应、沟道长度调制以及亚阈值导通）

4. 介绍MOS的寄生电容

5. 推导小信号模型并给出简单的SPICE模型

• I.  一般考虑

• MOSFET作为一个开关元件

这里首先把MOS器件当作开关看待，这样会比较直观。栅极Gate作为控制端，当栅端电压V(G)高于某个值时，源端Source和漏端Drain导通；否则，关断。

即使这个开关工作原理很简单，但里面仍有很多问题值得挖掘。比如：

1. V(G)取多大的时候，这个MOS开关会导通？

2. 当处于导通或关断的时候，S和D之间的电阻有多大？

3. 这个电阻是怎么依赖于端电压（V(G)、V(D)、V(S)）的？

4. 总是可以用线性电阻来建立S、D之间的通路吗？

5. 是什么限制了它的开关速度？

上述问题虽已上升到电路级，但通过学习晶体管器件结构和原理就可以回答这些问题。接着往下看......

• MOSFET器件结构

看图说话：

1. n型MOS制作在p型衬底（substrate，也叫bulk）上；

2. 栅极G是由多晶硅组成，源级S和漏级D是n型重掺杂区域（两者时对称的）。栅极G和衬底之间用薄绝缘层（SiO2，称之为栅氧化层）隔离开；

3. 工作区域发生在栅氧化层下的衬底区域

4. 尺寸：S/D之间通路的横向尺寸为L，但由于掺杂时的横向扩散，实际长度为Leff；与之垂直的尺寸为宽W；

Q：如果S/D是对称的，那为什么我们要取这两个名字—源和漏呢？

A：实际上，如果换个角度来定义也许会比较好理解。

   定义源为提供载流子的一方，而漏为收集载流子的一方。（NMOS载流子为电子，PMOS为空穴）。因此，当S/D之间电场方向不同时，S/D两者名字是可以交换的。

---另外，MOSFET其实是个四端器件，衬底电压也会严重影响器件性能（后面解释为体效应）。而且典型MOS管要求S/D寄生二极管（如图）反偏。所以对于NMOS而言，衬底一般接在系统电源最负电源。

---实际中，CMOS—>相同晶圆（即衬底相同）—>阱。现代CMOS，PMOS制备在N阱中。注意衬底电位的连接（保证S/D寄生二极管反偏）。NMOS共享衬底，PMOS单独存在于N阱—>增加了模拟电路设计的灵活性。

• MOSFET电路符号表示

因NMOS或PMOS的bulk通常连在GND和VDD，因此常忽略B端。在模拟电路中，常用(b)；数字电路中，常用(c)。

• II.  推导MOS I/V特性

I/V特性公式是器件物理级与电路级之间的桥梁。为了循序渐进完成这个推导过程，从以下三方面考虑：

• 2.1 阈值电压

1. 还记得之前的问题吗？当VG是多大时，MOS管导通？

2. 假设源、漏、衬底接地，在栅极gate外加电压VG，当VG逐渐从0开始增加时，器件内部会发生哪些变化呢？

现在来看一下这个过程（以NMOS为例）：

1）当VG逐渐变正，p型衬底的空穴被排斥（从而形成耗尽层），留下负电荷区以镜像栅上的正电荷（栅氧化层此时相当于一个电容，叫做栅氧化电容）。此时不会有电流流动，因为没有自由载流子；

2）当VG继续升高，耗尽层的宽度逐渐变宽，栅氧化层和p型衬底之间的界面电势也会升高。此时结构就类似于两个电容（栅氧化电容和耗尽电容）组成的分压器；

3）当界面电势变得足够正时，如果在S/D之间存在电位差（VD>VG），则电子从源端流经“栅氧化层-衬底”界面最终到达D端。这个电子沟道，我们就称之为“反型层”。

以下补充是这本书上没有的（感谢芦师兄耐心解释）：

3. 其实我看到这里是有疑问的，为什么界面电势变得足够大，就会反型形成沟道？沟道的电子是从哪里来的？继续增大栅极电压耗尽区不会无限变宽吗？......一系列的问题缠绕着我。（本科非微电子专业，学过模电而非模集，从来没搞清楚这个问题，现在就来说明它）

下面就来解释一下：

     当栅极电压VG增大，耗尽区确实会变宽没错，但不会一直变宽。为什么呢？第一，是衬底厚度有限；第二，氧化层下表面衬底的部分电子“中和”了一部分电场电力线，从而维持了耗尽层宽度。

第一点显然，下面解释第二点。

     为了镜像栅下表面越来越多的正电荷（比如10^21），在衬底就需要需要越来越多的负电荷，而耗尽层的负电荷没有那么多（比如只有10^19），那还有100量级的负电荷来自哪里呢？它们来自衬底电子，虽然不多，但不代表没有，它们还是会被外电场“拉到”到氧化层-衬底界面，从而“中和”了部分来自外加电场的部分电场电力线（相当于栅电荷=耗尽区负电荷+衬底电子）。这是沟道电子来源的第一部分来源，此时还没有形成明显的沟道。

     当VG继续增大，不仅耗尽区负电荷不够，连衬底都没那么多电子“中和”多余的电力线。那怎么办？于是来自源或漏的电子来补充这部分电子，于是就形成了所谓的“沟道”，之所以就做“反型”，是相对于p型衬底而言的。如果S/D之间存在电势差，则就会产生电流。

     嗯，差不多就是这样。现在应该搞清楚了....

• 定义：形成反型层所加的栅极电压称为阈值电压，用VTH表示。有几点需要说明：

1. 反型层的形成是渐进的。所以定义VTH有点靠猜；
2. 半导体物理里面通常的定义是，对NMOS而言：使界面电子浓度等于p衬底空穴浓度时的栅压
3. 栅氧化电容Cox在器件和电路计算中经常出现，所以记住典型值：tox=20A，Cox=17.25fF/um^2。其他tox，按反比例计算；
4. 从书上那个VTH公式得到的“本征”VTH值可能不满足电路设计要求。比如得到VTH=0，那么VG只要为正，器件就不会关断。（称这种器件为“耗尽型”器件，是比较老的工艺了）。为了缓解这个问题，通常会沟道中掺杂来改变氧化层-衬底界面处的掺杂水平。比如对于NMOS，如果沟道有一个薄p+层。则栅极电压VG就要先耗尽它。于是VTH就上提高了；
5. 上面给出的VTH定义并不能成为测量VTH的标准，只有漏极电流大小才能表明这个器件是否“开”或“关”；
6. 基于以上提到的种种原因，使得VTH的计算有点困难。这里首先作出一个假设：当VGS>VTH时，器件突然开启！（for NMOS）

另：PMOS的分析类似NMOS，只不过所有极性都相反。

• 2.2 I/V特性的推导

具体过程这里就不写了，不方便敲公式。

1.简而言之就是：

（1）从最简单的导体棒得出单位时间流过横截面的电流大小公式；

（2）计算W宽度下反型层的载流子电荷密度；

（3）计算沿着沟道任意一位置处的电荷密度；

（4）根据（1）的公式写出沿着沟道任意横截面处的电流大小；

（5）联立（4）并结合电荷速度与电场的关系、电场与电势的关系，并从0——>L求积分，最终得到漏极电流ID关于VDS的表达式，即I/V特性。PS：L为沟道有效长度。

（6）对I/V特性求微分=0，可知最大电流发生在VDS=VGS-VTH处。其中，(VGS-VTH)被称为“过驱动电压”，而W/L常被称为“宽长比”。

3.需要强调的问题：

（1）若信号摆幅导致器件未能工作在饱和区，则会发生非理想效应，如输出信号失真；从而VDsat成为电路中电压余量的一种度量方式。VDsat越大，那留给信号摆幅的电压余量就很小；

（2）上述公式是NMOS器件的大信号行为，通过它们可以预测器件在不同电学条件下的工作方式；

（3）由于大信号导致的非线性难以分析，因此需要一种小信号模型来近似以进行线性化分析。

（4）PMOS的I/V特性可以类似地推导出来。不过要注意的是因为空穴迁移率是电子的一般，所以PMOS的驱动能力没NMOS好；

（5）饱和区的MOS可以用来作为电流源，NMOS是注入电流到地，PMOS是从VDD抽取电流。换句话说就是电流源只有一端是浮动的；

（6）饱和区和三极管区的区别有时候不那么明晰。直观来看，就是栅、漏之间的电压差是否能创建反型层。对于NMOS，若VG-VD<VTH，则不反型；反之，反型；可以看出和源端电压VS没啥关系。所以对于一个管子，我们应该要首先哪个是漏端D。在NMOS中，漏端D被定义为比源端有更高的电压。

• 2.3 MOS跨导     

从上述的I/V特性可以看出，MOS的工作类似于V-I转换器。因此我们需要定义一个指标（即跨导gm）来度量MOS这种V-I转换能力。跨导通常在饱和区被定义：

这里，gm表明了器件的灵敏度：gm越大，对于VGS的很小变化，就会产生变化比较大的ID。注意的是，NMOS饱和区的gm等于管子深线性区电阻的倒数。此外，根据饱和区I/V特性的公式，gm还可以表示成如下形式：

以下：

（1）这些表达式在研究gm随参数的变化时很有用。

（2）gm表达式中的ID、VGS-VTH为偏置点。对于加在栅极GATE上的信号而言，这些偏置点的值是变化的，因此，gm也会随之变化。但在小信号分析（线性化）中，信号幅值的变化很小，可忽略不计。

（3）**式表明：“当ID保持不变时，gm随W的增大可以无限变大”，这个想法是错误的。（后面会解释：其实就是亚阈值导通杜绝了这种情况的发生！）

（4）跨导的概念也可以用在三极管区，不过gm会降低。因此我们常常在饱和区讨论跨导。