dotafengvs的个人空间 https://blog.eetop.cn/913985 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 1651 人来访过

  • 积分: 6756
  • 资产: 6756
  • 发贴收入: 180
  • 推广收入: --
  • 附件收入: 18
  • 下载支出: 2242
  • 好友: --
  • 主题: 6
  • 日志: 8
  • 相册: --
  • 分享: --

    现在还没有相册

    现在还没有记录

    现在还没有动态

ISE中Xilinx全局时钟系统的设计 2014-04-19
在使用 QuartusII 设计 Altera 的 FPGA 时,对于时钟的考虑一般很少。我们想得到一个固定频率的时钟,无非就是将晶振从某个时钟管脚输入:若晶振频率即 ...
(799)次阅读|(0)个评论
关于FPGA异步时钟采样--结绳法的点点滴滴 2014-04-02
一 . 典型方法    典型方法即双锁存器法,第一个锁存器可能出现亚稳态,但是第二个锁存器出现亚稳态的几率已经降到非常小 ...
(4445)次阅读|(1)个评论
FPGA异步时钟设计中的同步策略 2014-04-02
1 引言     基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特 ...
(1533)次阅读|(0)个评论
(转帖) 如何使用Debussy與ModelSim做Co-Simulation 2014-03-21
Abstract 本文介紹如何使用Debussy與ModelSim做Co-Simulation,並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。 Introduction 使用環境:De ...
(1703)次阅读|(0)个评论
modelsim脚本文件的编写 2014-03-18
第一章 ModelSim介 绍 本指南是为 ModelSim5.5f版本编写的,该版本运行于UNIX和Microsoft Windows 95/98/Me/NT/2000的操作系统环境中。本指南覆盖了VHDL ...
(2998)次阅读|(0)个评论
Modelsim+Debussy for VHDL 2014-03-13
1   安装 1.1 Modelsim 安装 Bulb64 中找到安装程序,按提示安装即可。( 注意:安装目录尽量没有空格 )   。 1.2 ...
(4086)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


现在还没有留言

现在还没有好友

最近访客

现在还没有访客

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:44 , Processed in 0.469097 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部