alenww的个人空间 https://blog.eetop.cn/40783 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

后仿注意事项(2)

已有 2691 次阅读| 2015-12-2 11:32 |个人分类:仿真验证

后仿真消除X态的方式:可以参考,但不推荐,出现X态还是需要查找具体产生原因

PostSimulation 由于一部电路的存在,经常出现X态,影响仿真结果。如何排除这部分电路的timingcheck?而用 notimingchecks或no_notifer 会使整个design的timing 的检查停止。有没有只是disable部分instance的 timing check呢?

1. 抽取SDF时,排除。

除去相应单元的 D setup time 和 D hold time。

2. 不导入SDF文件,仿真不带SDF的netlist

+nospecify
Suppresses module path delays and timing checks in specify blocks.

+notimingcheck
Suppresses timing checks in specify blocks.

+no_notifier
Disables the toggling of the notifier register that you specify in
some timing check system tasks.

3. VCS提供了很好的方法:

vcs +optconfigfile+vcs_cfg

================vcs_cfg 的内容==========

instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}

=============================================

或者 vcs +optconfigfile+async.list

async.list内容

instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 8

    粉丝
  • 0

    好友
  • 12

    获赞
  • 5

    评论
  • 1863

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:46 , Processed in 0.017672 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部