| |
后仿真消除X态的方式:可以参考,但不推荐,出现X态还是需要查找具体产生原因
PostSimulation 由于一部电路的存在,经常出现X态,影响仿真结果。如何排除这部分电路的timingcheck?而用 notimingchecks或no_notifer 会使整个design的timing 的检查停止。有没有只是disable部分instance的 timing check呢?
1. 抽取SDF时,排除。
除去相应单元的 D setup time 和 D hold time。
2. 不导入SDF文件,仿真不带SDF的netlist
+nospecify
Suppresses module path delays and timing checks in specify blocks.
+notimingcheck
Suppresses timing checks in specify blocks.
+no_notifier
Disables the toggling of the notifier register that you specify in
some timing check system tasks.
3. VCS提供了很好的方法:
vcs +optconfigfile+vcs_cfg
================vcs_cfg 的内容==========
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}
=============================================
或者 vcs +optconfigfile+async.list
async.list内容
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}