日志
目前还在积累的问题
| |
1、在ken kundert的《Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers》还是不能正确地定义phase类型的端口，以及用white_noise和flicker_noise函数来模拟白噪声和闪烁噪声。
2、在整数分频时，环路虽然稳定了，但是稳定前的过冲电压非常大，高到2.5v，而我电路准备用smic .18的库，所以电路级的控制电压只可能到1.8v（甚至由于考虑电荷泵等，实际控制电压到1.4v），不知道会不会到电路级这个模型就崩了？
3、在设计小数分频的△Σ调制器模块中还是有问题，别人的代码不能直接用，修改后，减少量化位数，环路有稳定的迹象，但是控制电压波动太大。自己根据池保勇的论文中的结构写的代码就完全不能出结果。
4、以上的问题准备暂时不花大量时间来做，先把vco的学习与设计提上日程，这关系到下半年的流片时间。
希望前辈们不吝赐教，以及对做vco有什么建议与经验也希望前辈们慷慨解囊
3Q！！！
/2 
eetop公众号
创芯大讲堂
创芯人才网