从我目前的水平俩看，数字电路主要分为CMOS和TTL这两种（这是主要哈，还有Bi-CMOS等其他的），而现在的设计用得最多的还是CMOS（互补金属氧化物半导体）器件了，所以这一讲呢就从最底层的知识开始学习，也算是对数电知识的复习（虽然现在还在上数电课，学校但是还没有讲到触发器这里）吧。

（1）CMOS反相器

CMOS反相器（互补金属氧化物半导体），由PMOS管和NMOS件互补而成的电路，之所以叫它反相器，是因为输出信号和输入信号的相位相反，也就是相位移动了180度；它的电路图如下：

很明显，上面是PMOS管结构，下面是NMOS管结构，将他们的栅极（G）连在一起，构成电路的输入端(Vi)，漏极相连构成电路输出端(Vo);

在理想情况下，只有一个管子导通，因此Vdd与Vss就不会形成电流，因此没有功耗（当然那是理论情况）。

（2）门

①非门：

根据（1）可知，一个反相器就是一个非门，相移180°就是将信号置反，因此非门的结构就是一个反相器了。

②与非门：

与非门的电路图如下：

可见它是由两个CMOS反相器组成。

将两个PMOS并联，NMOS串联经构成了与非门。输入端有两个，即两个反相器的输入；输出是PMOS和NMOS的漏极相连。

逻辑功能是将输入信号（A、B）进行与非操作。

③或非门

或非门的电路如下：

可见它是由两个CMOS反相器组成。

将两个PMOS串联，NMOS并联经构成了与非门。输入端有两个，即两个反相器的输入；输出是PMOS和NMOS的漏极相连。

逻辑功能是将输入信号（A、B）进行或非操作。

④其他门

一些其他的门电路，如与、或、异或、同或门等都可以在上面的基础上搭出来

左图就是异或的电路图。

（3）触发器

①基本RS触发器

RS触发器的真值表电路图如下：

(图来源于网上)

把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，下面两个是输入端，上面两个是输出端。

RS触发器的逻辑功能从真值表可以看出，也就是：

1.当R端有效(0)，S端无效时(1)，则Q=0,Q非=1，触发器置0；

2.当R端无效(1)、S端有效时(0)，则Q=1,Q非=0，触发器置1。

3.当RS端均无效时，触发器状态保持不变。

4.当RS端均有效时，触发器状态不确定。（禁用，也就是不允许这种情况）

百度中是这样解释的：

当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和 Q非有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。

Q=1、Q非=0时，称触发 器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。

同理，称R端为置0端或复位端。

若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。

这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。

②D锁存器

D锁存器也叫电平触发D触发器。它的电路结构图如下图所示:

它是在RS锁存器的基础上搭建而成，D是数据输入端，C是时钟输入端，在C有效电平时，输出等于输入，无效时，输出被锁存在上一个状态。

③D触发器

D触发器就是时钟沿触发的触发器了，它的电路结构如下：

在基本RS触发器上加入了G5、G6门，这个触发器是基本的同步D触发器，没有同步复位、也没有异步复位。

今天讲完基本器件，明天就开始码代码咯~