日志
用EUV来生产90nm以上芯片
热度 4| |
这样随机的刻蚀误差会减小N倍，这对于adc和dac来说是天大的好事。是这样的吗？
全部作者的其他最新日志
- • 工作的动力
- • 解读波特图
- • 专业化
- • 模拟集成电路设计，从原则到细节
- • bandgap使用bjt而不是diode的原因
发表评论 评论 (4 个评论)
- 回复 hebut_wolf
- 我的意思是可以大大提高工艺的极限性能，比如做高速高精度adc，如果adi这么做了
d33000: 价格阿老板!!! 光掩膜就贵到不行
是否意味着当今最高速的adc功耗降低N倍，或最高精度的adc精度再提高Nbit？
- 回复 blackspeed
- EUV光刻机，实现的是最小线宽的问题，你理解为可以提高器件的显影精度降低由于曝光带来的问题可以这么理解。但是波长减小带来的衍射问题依旧，器件的mismatch也不完全取决于光刻，还取决于很多步骤，比如曝光之后的刻蚀，刻蚀的mismatch占比理论上不依赖曝光精度。还有注入。尤其是沙发说的成本，一个没有成本概念的工程师是没有价值的。
- 回复 hebut_wolf
- 多谢指正！
blackspeed: EUV光刻机，实现的是最小线宽的问题，你理解为可以提高器件的显影精度降低由于曝光带来的问题可以这么理解。但是波长减小带来的衍射问题依旧，器件的mismatch也 ...
如果单从技术的角度，你说的衍射问题应该也会得到改善吧？因为波长变短了；
我了解到相同面积，即使都是duv，12nm比22nm工艺mos管的mismatch好7dB左右，我不知道这是什么原因改善了mismatch。
刻蚀和离子注入，是如何影响mismatch，我没有研究，多谢你的回复。
/1 
eetop公众号
创芯大讲堂
创芯人才网