njithjw的个人空间 https://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

RAM注意事项

已有 951 次阅读| 2012-2-8 21:29 |个人分类:FPGA_Verilog

使用RAM时注意事项
1.是否会出现读写冲突
2.出现读写冲突时是否对数据有影响
3.是否存在读取未写入数据的区域,即是否会出现读取无效数据的情况
4.是否存在数据覆盖的情况,即原来区域内的数据还没有读取又写入新的数据的情况

点赞

发表评论 评论 (3 个评论)

回复 mafan88 2012-2-14 11:02
sorry! 我本想给你评分,哪知道一不小心给搞了个-3,真不是有意的,楼主勿怪!
回复 njithjw 2012-2-14 18:51
:L

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 2

    粉丝
  • 0

    好友
  • 0

    获赞
  • 17

    评论
  • 3512

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:05 , Processed in 0.020453 second(s), 15 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部