日志
在FPGA应用中优化信号完整性-altera在线座谈(中电网)
| |
天气: 晴朗
心情: 高兴
|
|
首次播放时间：2006年2月23日，星期四 |
概述
信号完整性已经成为高速系统设计的关键问题。随着对性能的要求越来越高，可用的时序余量越来越少。此外，通过减少电路板面积和电路板层数来降低系统成本的压力越来越大。所有这些因素都使得信号完整性成为高速系统的设计难题。如果不能恰当的规划，信号完整性导致的工程成本增加、产品延期交付、市场机会丧失以及收益下降等问题会使公司损失数百万美金。选择能够满足特定信号完整性要求的合适FPGA是每一个设计成功的关键。
在此次网络研讨会上，您将了解到怎样：
- 进行全面的信号完整性估算，掌握需要考虑的各种因素
- 为您的高速系统衡量合适的FPGA
- 构建可靠的高速接口，具有足够的时序余量和优异的信号质量
- 在您的系统中优化信号完整性，提高接口性能
谁应参加研讨会：
- 硬件工程师和管理人员
- 电路板设计人员
- 电路板设计人员
- 系统设计人员
主讲人
韦俊伟
亚太区资深高速技术支持工程师
韦俊伟毕业于北京航空航天大学，获得电子工程学士学位。他目前是Altera亚太区资深高速技术支持工程师，专门负责可编程器件的高速输入输出接口以及信号完整性的技术支持工作。韦俊伟曾在美国敏迅科技(Mindspeed)担任技术支持工程师。
相关链接
全部作者的其他最新日志
- • 真正爱你的女孩
- • 光互联网论坛
- • FPGA高级应用与开发工具
- • 生成.mif文件的matlab程序
- • 熬夜的人必须看(转载)
- • 汉明码的原理
/2 
eetop公众号
创芯大讲堂
创芯人才网